[发明专利]电容器阵列结构及其制备方法和半导体存储器件

说明书

该发明公开了一种电容器阵列结构及其制备方法和半导体存储器件，所述制备方法包括以下步骤；提供电容衬底，所述电容衬底包括上电极填充层，于所述上电极填充层侧面形成绝缘层；于所述上电极填充层上表面形成上电极金属层；于所述上电极金属层外表面形成平坦层；形成第一导线贯穿所述平坦层连接到所述上电极金属层，形成第二导线贯穿所述平坦层、所述绝缘层和所述隔离层连接到下部电路。由此不仅能够减小导线到上电极板的电阻，提高运行效率，而且能够减小电容器阵列区的尺寸，使得电容器阵列结构尺寸较小，提高器件集成度，也能够降低发生短路和漏电的风险。

技术领域

本发明涉及半导体技术领域，具体涉及一种电容器阵列结构及其制备方法以及具有其的半导体存储器件。

背景技术

现有技术中动态随机存储器堆叠式双面电容上的电极材料一般是金属(TiN)加导电填充材料组成，如图10所示，导线一般与导电填充材料接触连接，由于导线填充材料自身性能，导致使得导线到上电极板的电阻较大，影响运行效率。

发明内容

本发明的目的在于提供一种电容器阵列结构及其制备方法，所述电容器阵列结构能够实现减小导线到上电极板的电容阻值且能够提高运行效率。

如背景技术所述，现有技术中如图10所示的电容器的电极材料采用金属加导电填充材料组成，导线一般与导电填充填料层(上电极填充层)接触连接，导致导线到上电极板的电阻较大，影响运行效率。

发明人研究发现，通过在电容器阵列结构中增加一层金属填充层，导线结构与金属填充层接触连接，能够减小导线到上电极板的电阻值，但是如图9所示，在增加金属填充层时，通常在上电极填充层的外表面沉积一层金属层，这样不可避免的在上电极填充层的顶部和侧部均形成上电极金属层，由于在电容区的侧部形成金属层，不仅使得电容器侧壁加厚，容易导致电容器阵列结构尺寸变大，不利于提高器件集成度，而且在上电极填充层侧部沉积金属层时，侧部金属层在后期研磨工艺中也容易发生断裂。

而且在电容侧壁处会形成基脚，基脚处是侧壁离第二导线最近的地方，因为金属与金属间的漏电路径大于金属与上电极填充层(在沉积金属层后刻蚀金属容易形成金属副产物残留在隔离层上，在后续形成第二导线时，第二导线与上电极之间的隔离层上留有金属副产物，导致上电极和第二导线底部有漏电leakage)，因此在侧部有金属层的时候，漏电缺陷会高于侧壁没有金属层的结构。

有鉴于此，本发明提出了一种电容器阵列结构的制备方法，包括以下步骤提供电容衬底，所述电容衬底包括隔离层、下电极层、电容介质层、上电极层和上电极填充层，其中，所述隔离层设置于基底上，所述下电极层设在所述隔离层的上方，所述电容介质层设在所述下电极层的内外表面，所述上电极层设在所述电容介质层的外表面，所述上电极填充层填充并覆盖在所述上电极层，于所述上电极填充层侧面形成绝缘层；于所述上电极填充层上表面形成上电极金属层；于所述上电极金属层外表面形成平坦层；形成第一导线贯穿所述平坦层连接到所述上电极金属层，形成第二导线贯穿所述平坦层、所述绝缘层和所述隔离层连接到下部电路。

由此通过在上电极填充层的顶部设置上电极金属层，第一导线与上电极金属层连接，不仅能够减小导线到上电极板的电阻，提高运行效率，而且在上电极填充层的侧面不形成上电极金属层，从而能够减小电容器阵列区的尺寸，使得电容器阵列结构尺寸较小，提高器件集成度。而且能降低第二导线与电容基脚处漏电风险。

可选地，于所述上电极填充层侧面形成所述绝缘层包括：于所述上电极填充层的外表面形成绝缘层；去除所述上电极填充层上表面的绝缘层。

可选地，在去除所述上电极填充层上表面的绝缘层的步骤中采用涂布和刻蚀工艺。

根据本发明的一些实施例，于所述上电极填充层上表面形成所述上电极金属层包括：与所述上电极填充层上表面和所述绝缘层的上表面沉积金属层；去除所述绝缘层上表面的所述金属层且保留上电极填充层上表面的金属层，形成所述上电极金属层。