[发明专利]集成静电防护能力的碳化硅MOSFET器件及其制造方法

说明书

本发明提供了一种集成静电防护二极管的碳化硅MOSFET器件及其制造方法。所述器件包含正面的源极金属、栅极金属和背面的漏极金属，其中，源极金属下方有欧姆接触，与栅电极块下方最深的第二导电类型区实现电连接。栅电极块下方有中等深度的浮空第一导电类型区，浮空第一导电类型区内有最浅的第二导电类型区，栅电极与该最浅的第二导电类型区有欧姆接触，同时与多晶硅栅相连，因此栅源之间存在一个PNP（或NPN）结，即尾尾（或首首）对接的碳化硅齐纳二极管。本发明结构简洁，不占用额外空间，实现方法简单，可提升碳化硅MOSFET器件栅极的抗静电冲击的能力。

技术领域

本发明涉及碳化硅功率半导体器件的设计和制造领域，特别涉及一种集成静电防护二极管的碳化硅MOSFET器件的结构和制造方法。

背景技术

碳化硅作为第三代半导体材料之一，与硅相比有诸多优点，如宽禁带、高击穿场强、热导率高、高饱和电子迁移率、化学性能稳定等，因此碳化硅功率器件在高温、高频、大功率的电力电子领域有巨大的应用优势。全碳化硅功率模块与硅的相比，电能损耗更小，体积更小，且更适合在高温下应用，因此它在高端的开关电源、新能源汽车以及轨道交通等方面的应用有极大的优势。

碳化硅MOSFET是全碳化硅功率模块的重要组成部分，其性能和可靠性至关重要。静电失效是半导体器件失效的常见方式之一，一般器件在受到静电冲击时，最薄弱的栅氧层会被击穿，产生不可逆的损伤。

现有带静电防护二极管的MOSFET器件主要通过在栅源间增加多晶硅齐纳二极管实现，需要在其下方生长有厚场氧，增加了工艺的难度和复杂度，另外该方案还需要额外的空间来放置该齐纳二极管。

发明内容

本发明提供了一种集成静电防护二极管的碳化硅MOSFET器件的结构及制造方法，用于减轻过冲电压及静电放电对器件栅介质层的损伤，通过栅源间并联碳化硅齐纳二极管，且不占据多余的空间，不增加工艺的复杂程度。

技术方案：

为实现上述目的及其他相关目的，本发明提供了一种集成静电防护二极管的碳化硅MOSFET器件，包括：

第一导电类型的半导体衬底和第一导电类型的外延层，所述外延层位于所述半导体衬底上；

相邻设置的第二导电类型的阱区和分别位于各阱区上的第二导电类型的体区，所述阱区位于有源区内外延层的上部；

相邻设置的第二导电类型的阱区之间设置第一导电类型的JFET区；

第一导电类型的源区，位于有源区内阱区的上部，体区的两侧，其边界在阱区的内部，距离阱区边界有一定的长度；

栅电极，位于外延层上，在所述栅电极与所述外延层之间填充有栅介质层；

静电防护二极管，位于外延层的上部，包含一个最深的第二导电类型区、一个稍浅的浮空的第一导电类型区和一个最浅的第二导电类型区，该最深的第二导电类型区和有源区内的阱区为电性连接；

层间介质层，位于栅电极及裸露的外延层上；

栅极端，经由层间介质层的接触孔与所述栅电极、所述静电防护二极管的一端电性连接；

源极端，经由层间介质层的接触孔与所述第一导电类型的源区、第二导电类型的体区、静电防护二极管的另一端电性连接；

漏极端金属，位于所述半导体衬底的下方。

进一步的，所述半导体衬底为碳化硅衬底。

进一步的，所述外延层为碳化硅外延层。

进一步的，所述栅电极的材料为第二导电类型的重掺杂的多晶硅。

进一步的，所述静电防护二极管为碳化硅齐纳二极管。