[发明专利]N管IO组件及其制造方法

说明书

本发明公开了一种N管IO组件，轻掺杂漏区具有降低漏端电场的分散式结构，所述轻掺杂漏区的掺杂杂质为磷，所述轻掺杂漏区的离子注入为带角度的轻掺杂漏注入，所述轻掺杂漏区的分散式结构通过结合磷的扩散性、轻掺杂漏注入的注入角度和注入能量调节且调节到使热载流子寿命满足要求值；晕环注入区包括有采用共同的晕环离子注入工艺掺入的硼和碳的掺杂结构；晕环注入区的碳杂质分布结构作为轻掺杂漏区的磷杂质扩散的阻挡结构。本发明还公开了一种N管IO组件的制造方法。本发明能提高热载流子寿命，降低热载流子效应。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种N管(NFET)输入输出(IO)组件。本发明还涉及一种N管IO组件的制造方法。

背景技术

当器件工作时，载流子从源端向漏端移动，在漏端的高电场区获得动能，随着能量累积，拥有高于晶格热能的能量被称为热载流子。当热载流子能量超过一定阈值会产生碰撞电离(impact ionization),碰撞电离的空穴电子对会产生更多空穴电子对，从而引发雪崩效应。具有较高能量的热载流子能注入至栅氧化层中，或破坏栅氧化层/硅基底界面，从而导致器件的电学性能退化，器件不能正常工作。随着工艺节点演进，65nm技术节点以下的器件，漏端电场非常密集(electric field crowding)，导致热载流子效应(HCI)成为了亟待解决的问题，特别是对于NFET IO组件，由于其操作电压高，漏端的电场非常强，且载流子为电子，致使其热载流子效应更加明显,NFET IO的HCI的提升成为业界公认的技术难题。

如图1所示，是现有N管IO组件的结构示意图；现有N管IO组件包括栅极结构、侧墙107、轻掺杂漏区105、源区108、漏区109和晕环注入区106。

所述栅极结构形成在半导体衬底101表面上。在所述半导体衬底101上还形成有场氧102，所述场氧102隔离出有源区。

通常，在所述半导体衬底101上形成有P型阱，所述N管IO组件的形成区域位于所述P型阱的形成区域中，所述栅极结构形成在所述P型阱的表面上，N型掺杂的沟道区由位于所述轻掺杂漏区105之间以及所述源区108和漏区109之间且被所述栅极结构覆盖的所述P型阱组成，被所述栅极结构覆盖的所述沟道区的表面用于形成沟道。图1中所显示的区域的所述半导体衬底101中都形成有所述P型阱，所述P型阱的区域位置直接参考所述半导体衬底110的区域即可，所述P型阱未单独标出。

所述栅极结构包括依次叠加的栅介质层103和栅极导电材料层104。通常，所述栅介质层103为二氧化硅或高介电常数材料；所述栅极导电材料层104为多晶硅栅或者金属栅。

所述轻掺杂漏区105自对准形成于所述栅极结构两侧的所述半导体衬底101中。对于技术节点为65nm以下的现有N管IO组件来说，希望得到较浅结深的所述轻掺杂漏区105，故所述轻掺杂漏区105的掺杂杂质通常采用砷(As)，而不是采用扩散系数更大的磷(P)。

所述侧墙107自对准形成于所述栅极结构的两个侧面上。

N+掺杂的源区108和漏区109形成于所述栅极结构两侧的所述半导体衬底101中且所述源区108和所述漏区109和对应的所述侧墙107的侧面自对准。

所述晕环注入区106位于所述轻掺杂漏区105底部的所述半导体衬底101中且所述晕环注入区106将所述轻掺杂漏区105包覆。

如图2所示，是现有N型FET的制造方法的流程图，图2中仅给出了离子注入工艺对应的流程，可以看出，现有方法主要步骤为：

在栅极结构形成前进行步骤201对应的阱注入以形成N管IO组件对应的P型阱。

之后进行步骤203对应的硼的晕环离子注入以形成所述晕环注入区106。

之后进行步骤204对应的As的轻掺杂漏注入以形成轻掺杂漏区105。

之后在栅极结构的侧面形成侧墙107。