[发明专利]存储器的形成方法及存储器

说明书

本发明实施方式提供一种存储器的形成方法及存储器，存储器的形成方法，包括：提供基底，基底上具有多个分立的位线结构，且相邻位线结构与基底围成的区域具有中心轴线；在基底上形成第一导电膜，第一导电膜填充相邻位线结构之间的区域；采用第一刻蚀工艺，刻蚀第一导电膜，形成第一导电层，且在沿位线结构侧壁指向中心轴线的方向上，第一导电层的厚度在垂直于基底表面的方向上逐渐减小；在第一导电层顶部表面形成第二导电膜；采用第二刻蚀工艺，刻蚀第二导电膜及第一导电层，剩余的第二导电膜及第一导电层构成电容接触窗；在电容接触孔的深宽比较大的情况下，形成了顶部形貌较为平坦的电容接触窗。

技术领域

本发明涉及半导体领域，特别涉及一种存储器的形成方法及存储器。

背景技术

随着动态随机存取存储器(Dynamic Random Access Memory，DRAM)的特征尺寸和线宽不断减小，相邻位线结构之间间距也变得越来越小。而相邻位线结构之间间距变小，会导致相邻位线结构之间的电容接触孔的深宽比变大，进而影响后续形成的电容接触窗的形貌特征。

在电容接触孔的深宽比较大的情况下，如何形成顶部形貌较好的电容接触窗，以减小电容接触窗的电阻，是当前亟待解决的问题。

发明内容

本发明实施方式提供一种存储器的形成方法及存储器，在电容接触孔的深宽比较大的情况下，形成了顶部形貌较为平坦的电容接触窗。

为解决上述技术问题，本发明的实施方式提供了一种存储器的形成方法，包括：提供基底，基底上具有多个分立的位线结构，且相邻位线结构与基底围成的区域具有中心轴线；在基底上形成第一导电膜，第一导电膜填充相邻位线结构之间的区域；采用第一刻蚀工艺，刻蚀第一导电膜，形成第一导电层，且在沿位线结构侧壁指向中心轴线的方向上，第一导电层的厚度在垂直于基底表面的方向上逐渐减小；在第一导电层顶部表面形成第二导电膜；采用第二刻蚀工艺，刻蚀第二导电膜及第一导电层，剩余的第二导电膜及第一导电层构成电容接触窗，且第二刻蚀工艺对第二导电膜的刻蚀速率小于对第一导电层的刻蚀速率。

由于电容接触孔的深宽比大，直接填充的第一导电膜存在缝隙，在形成第一导电膜过程中相邻位线结构之间的顶部会提前封口，导致刻蚀形成的电容接触窗顶部形貌存在缺陷，从而致使电容接触窗的电阻较大。通过刻蚀第一导电膜，由于缝隙的存在，刻蚀后形成第一导电层的顶部表面边缘部分较高，中间部分较低，然后在第一导电层顶部形成第二导电膜，第二导电膜填充第一导电层的顶部缺陷。由于底部的第一导电层，相当于降低了深宽比，此时形成的第二导电膜中不会产生缝隙，且第二刻蚀工艺对第二导电膜的刻蚀速率低于第一导电层，使得刻蚀形成的电容接触窗顶部表面较为平坦，从而减小了电容接触窗的电阻。

另外，采用第二刻蚀工艺，刻蚀第二导电膜及第一导电层，包括：进行第一步刻蚀工艺，刻蚀第二导电膜直至暴露出第一导电层；进行第二步刻蚀工艺，刻蚀第二导电膜以及暴露出的第一导电层，且第二步刻蚀工艺对第二导电膜的刻蚀速率小于对第一导电层的刻蚀速率。

另外，电容接触窗的高度位于位线结构中的金属层的顶部表面高度与底部表面高度之间。

另外，在基底上形成第一导电膜，第一导电膜填充相邻位线结构之间的区域，包括：在基底上形成填充相邻位线结构之间的区域且覆盖位线结构顶部表面的第一导电膜，且位于区域内的第一导电膜中具有缝隙。

另外，在进行第一刻蚀工艺之后，第一导电层内具有孔洞；且在形成第二导电膜的工艺步骤中，第二导电膜填充满孔洞。

另外，第一导电膜顶部表面的高度高于位线结构顶部表面的高度至少20nm。

另外，在第一导电层顶部表面形成第二导电膜，包括：在第一导电层顶部表面形成覆盖位线结构顶部表面的第二导电膜。