[发明专利]半导体结构及其形成方法

说明书

本申请提供半导体结构及其形成方法，所述方法包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；分别在所述第一区域和第二区域上形成多晶硅栅极；进行第一离子注入，在所述第一区域栅极结构两侧的半导体衬底中形成源极和漏极，并对所述第一区域的多晶硅栅极进行第一掺杂；进行第二离子注入，在所述第二区域栅极结构两侧的半导体衬底中形成源极和漏极，并对所述第二区域的多晶硅栅极进行第二掺杂。一方面，将所述NFET区域和PFET区域的多晶硅栅极进行掺杂，降低所述阈值电压和单位面积电阻，从而提高电学性能；另一方面，掺杂所述多晶硅栅极的是在半导体衬底中形成源极和漏极的同时进行的，节约了工艺步骤。

技术领域

本申请涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断发展，半导体技术已经渗透至生活中的各个领域，例如航空航天、医疗器械、手机通讯、人工智能等方方面面都已离不开半导体芯片。以前很多芯片都是采用二氧化硅作为栅极介电质，但是，在半导体集成电路(IC)演变的过程中，功能密度(即：每个芯片单位面积上互相连接的器件数量)急速增加，同时，几何尺寸(即：可以使用制造工艺做出的最小组件或连线)不断缩小，让栅极介电质层继续缩短变薄的工艺复杂性、难度和制造成本剧增；另一方面，随着晶体管尺寸的不断缩小，源极和漏极之间的距离也越来越小，进而容易造成短沟道效应(SCE，Short Channel Effect)。因此，HKMG(High-K MetalGate，高介电金属栅)工艺被开发出来。其采用一种具有高介电常数(或称高K)的栅极介电层，并采用金属材料来作为栅极，采用HKMG工艺制备的器件相比较传统器件而言，极大地减小了漏电流，同时有效提升了驱动电流，因此HKMG成了目前高性能晶体管所采用的主流技术。

然而，现在的HKMG工艺仍然存在问题，需要提供更有效或更可靠的技术方案。

发明内容

在采用后栅工艺的HKMG技术中，低压器件(LV，Low Voltage)采用金属栅极，而加入的高压(HV，High Voltage)和中压(MV，Medium Voltage)器件仍然使用多晶硅(Poly-Si)栅极，由于高压器件和中压器件的栅极没有离子注入，NFET和PFET的阈值电压和单位面积电阻过高，会降低栅极性能的问题，本申请提供一种半导体结构及其形成方法，将所述高压器件和中压器件的NFET区域和PFET区域的多晶硅栅极进行掺杂，降低所述阈值电压和单位面积电阻，从而提高电学性能。

本申请的一个方面提供一种半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域、第二区域和第三区域，且所述半导体衬底包括隔离结构，所述隔离结构分隔所述第一区域、所述第二区域和所述第三区域；分别在所述第一区域、第二区域和第三区域的半导体衬底上形成栅极结构、覆盖所述栅极结构的屏蔽氧化层以及覆盖所述屏蔽氧化层的第一硬掩膜，其中，所述栅极结构包括多晶硅栅极；在所述半导体衬底上形成图案化的第一掩膜层，所述第一掩膜层暴露出所述第一区域和第二区域栅极结构上的第一硬掩膜；去除所述第一区域和第二区域的栅极结构上的第一硬掩膜；去除所述第一掩膜层；进行第一离子注入，在所述第一区域和所述第三区域栅极结构两侧的半导体衬底中形成源极和漏极，并对所述第一区域的多晶硅栅极进行第一掺杂；进行第二离子注入，在所述第二区域栅极结构两侧的半导体衬底中形成源极和漏极，并对所述第二区域的多晶硅栅极进行第二掺杂。

在本申请的一些实施例中，所述进行第一离子注入，在所述第一区域和所述第三区域栅极结构两侧的半导体衬底中形成源极和漏极，并对所述第一区域的多晶硅栅极进行第一掺杂的工艺包括：在半导体衬底上形成图案化的第二掩膜层，所述第二掩膜层覆盖所述第二区域；进行第一离子注入，在所述第一区域和所述第三区域栅极结构两侧的半导体衬底中形成源极和漏极，同时所述第一离子对所述第一区域的多晶硅栅极进行第一掺杂；去除所述第二掩膜层。