[发明专利]掩膜版版图的修正方法及掩膜版版图

说明书

一种掩膜版版图的修正方法和掩膜版版图，其中，所述修正方法包括：形成第一掩膜版版图，所述第一掩膜版版图包括若干沿第一方向延伸的第一图形；获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图，所述第二掩膜版版图包括沿第二方向延伸的若干第二图形，并且，将所述第一掩膜版版图与所述第二掩膜版版图重叠后，所述第二图形横跨1个以上所述第一图形，所述第二方向与所述第一方向互相垂直；根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正。从而，提高了半导体结构的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种掩膜版版图的修正方法及掩膜版版图。

背景技术

随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化，微型化的进程。越来越先进的制程，要求在尽可能小的区域内实现尽可能多的器件。

在超大规模的集成电路中，采用金属互连层是实现器件之间的电互连的方法之一。通常，采用切割层(Metal-cut layer)使相邻金属互连层之间能够绝缘，从而，实现相邻金属互连层之间端部间的间距需要小于曝光工艺的曝光极限尺寸，以增加金属互连层的密度，提高集成电路的集成度。

然而，现有的半导体结构的性能仍然较差。

发明内容

本发明解决的技术问题是提供一种掩膜版版图的修正方法及掩膜版版图，以提高互连结构的图形精度，从而提高半导体结构的性能。

为解决上述技术问题，本发明的技术方案提供一种掩膜版版图的修正方法，包括：形成第一掩膜版版图，所述第一掩膜版版图包括若干沿第一方向延伸的第一图形；获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图，所述第二掩膜版版图包括沿第二方向延伸的若干第二图形，并且，将所述第一掩膜版版图与所述第二掩膜版版图重叠后，所述第二图形横跨1个以上所述第一图形，所述第二方向与所述第一方向互相垂直；根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正。

可选的，每个所述第一图形包括若干第一区和第一待修正区，所述第一区为第一图形中与第二图形重叠的区域，所述第一待修正区与所述第一区相邻。

可选的，所述补偿修正的方法包括：在所述第一待修正区的第一图形边界上形成若干凹槽，所述若干凹槽与所述第一区相邻。

可选的，沿所述第一方向上，每4个凹槽位于1个第一区的两侧，且所述4个凹槽呈中心对称排布，所述中心对称排布的对称中心为所述第一区的中心。

可选的，沿所述第二方向上，每个所述凹槽具有凹槽深度，且所述凹槽深度为所述第一图形的宽度的3％～15％。

可选的，沿所述第一方向上，每个所述凹槽具有凹槽宽度，且所述凹槽宽度的范围为0.5纳米至3纳米。

可选的，所述第二掩膜版版图还包括沿第二方向延伸的若干第三图形，并且，在所述第二方向上，所述第三图形的长度大于所述第二图形的长度。

可选的，所述若干第一图形包括若干第一待修正图形，每个所述第一待修正图形上横跨所述第二图形和第三图形，并且，在所述第一方向上，所述第二图形和第三图形相邻。

可选的，每个第一待修正图形包括若干第二区、第三区和第二待修正区，所述第二区为所述第一待修正图形中与第二图形重叠的区域，所述第三区为所述第一待修正图形中与第三图形重叠的区域，所述第二待修正区与所述第二区和所述第三区中的一者或全部相邻。