[发明专利]一种时钟信号恢复电路及方法、接口电路、信号同步方法

说明书

本发明公开一种时钟信号恢复电路及方法、接口电路、信号同步方法，涉及数模转换技术领域，可以确保输入的数字信号与数模转换器的内部时钟信号同步。该时钟信号恢复电路包括鉴相器，鉴相器的输入端与锁存器的输出端通信连接。译码器，译码器的输入端与鉴相器的输出端通信连接。相位调整器，相位调整器的输入端与译码器的输出端通信连接，相位调整器的输出端与锁存器的输入端通信连接。相位调整器用于根据控制信号调整采样时钟信号的相位，获取调整后的采样时钟信号。当调整后的采样时钟信号与数字信号同步时，获得时钟恢复信号。本发明还提供一种接口电路和同步信号方法。

技术领域

本发明涉及数模转换技术领域，特别是涉及一种时钟信号恢复电路及方法、接口电路、信号同步方法。

背景技术

数模转换器(DAC)是将数字信号转换为模拟信号的电路。随着集成电路技术的发展，高速、高性能的数模转换器简化集成电路结构的同时，还可以提高集成电路设计的灵活性和可移植性。

数模转换器在实际应用中，需要通过数据接口向数据转换器传输数字信号。为了保证数模转换器可以满足集成电路技术发展的需要，对数据接口的数据传输质量提出了更高的要求。

在实际应用中，随着时间和工作环境的变化，数字信号在数据接口中可能与采样用时钟信号发生偏移，以导致数字信号的传输质量降低。

发明内容

本发明的目的在于提供一种能够确保输入的数字信号与数模转换器的内部时钟信号同步的时钟信号恢复电路及方法、接口电路、信号同步方法。

为了实现上述目的，本发明提供一种时钟信号恢复电路，应用在数模转换器中，时钟信号恢复电路包括：锁存器，用于接收数字信号，并利用采样时钟信号对数字信号进行采样，获得数字信号样本。

鉴相器，鉴相器的输入端与锁存器的输出端通信连接，用于根据数字信号样本和内部时钟信号之间的相位差获得含有相位误差的信号；内部时钟信号为数模转换器的时钟信号。

译码器，译码器的输入端与鉴相器的输出端通信连接，用于将含有相位误差的信号转换为控制信号。

相位调整器，相位调整器的输入端与译码器的输出端通信连接，相位调整器的输出端与锁存器的输入端通信连接。相位调整器用于根据控制信号调整采样时钟信号的相位，获取调整后的采样时钟信号。当调整后的采样时钟信号与数字信号同步时，获得时钟恢复信号。

与现有技术相比，本发明提供的时钟信号恢复电路，锁存器接收数字信号后，将数字信号的幅值和频率固定，以避免数字信号在锁存器中失真。同时，为锁存器提供采样时钟信号，以利用采样时钟信号对在锁存器中被保真的数字信号进行采样，此时可以获得数字信号样本。可以通过现有任意一种通信方式将获得的数字信号样本发送至鉴相器，同时为鉴相器提供内部时钟信号，鉴相器可以确定数字信号样本和内部时钟信号之间的相位差，根据确定的相位差可以获得含有相位误差的信号。可以通过现有任意一种通信方式将获得的含有相位误差的信号传输至译码器，译码器可以将含有相位误差的信号转换为控制信号。相位调整器在控制信号的控制下调整为锁存器提供的采样时钟信号，并利用调整后的采样时钟信号对数字信号进行重新采样，利用鉴相器对重新获得的数字信号样本重新确定含有相位误差的信号、利用译码器基于重新确定的含有相位误差的信号重新确定控制信号，在重新确定的控制信号的控制下，利用相位调整器重新调整采样时钟信号的相位，以此为循环，直至调整后的采样时钟信号与数字信号以及内部时钟信号的相位差不再发生变化，即鉴相器确定的含有相位误差的信号为0时，时钟信号恢复完成，以获得时钟恢复信号。当本发明提供的时钟恢复电路应用在数模转换器所用的接口电路中时，可以利用时钟恢复信号对输入的数字信号进行采样，确保对数字信号的采样不发生重采样或漏采样的现状，最终确保获得的采样信号的正确性和完整性，提高信号在接口电路中的传输质量。

本发明还提供一种时钟信号恢复方法，应用于本发明提供的时钟信号恢复电路中，包括：获取数字信号，并利用采样时钟信号对数字信号进行采样，获得数字信号样本。