[发明专利]一种外围电路及三维存储器

说明书

本申请提供一种外围电路及三维存储器。所述外围电路包括多个阵列排列的半导体器件，在所述外围电路的第二方向上间隔排列的相邻所述半导体器件之间设有底部隔离，以实现相邻所述半导体器件的电隔离，在所述外围电路的第一方向上间隔排列的相邻两排所述半导体器件之间设有连接结构，所述第一方向和所述第二方向垂直，所述连接结构用于连接所述第二方向上相邻所述半导体器件的第一类型阱区。本申请提供的外围电路解决了现有技术中的外围电路一个区域的场效应晶体管之间不能共享一个区域的阱区连接的问题。

技术领域

本发明属于半导体元器件技术领域，具体涉及一种外围电路及三维存储器。

背景技术

随着人们对电子产品的要求向小型化发展，对三维存储器的集成度要求越来越高。现有技术中，三维存储器的外围电路，为了追求集成度将外围电路的场效应晶体管(metaloxidesemiconductor，MOS)阵列中的单个场效应晶体管隔离开，但是，将每个场效应晶体管隔离开会导致一个区域的场效应晶体管之间不能共享一个区域的阱区连接。

发明内容

本申请提供一种外围电路及三维存储器，解决了现有技术中的外围电路一个区域的场效应晶体管之间不能共享一个区域的阱区连接的问题。

本申请提供一种外围电路，所述外围电路包括多个阵列排列的半导体器件，在所述外围电路的第二方向上间隔排列的相邻所述半导体器件之间设有底部隔离，以实现相邻所述半导体器件的电隔离，在所述外围电路的第一方向上间隔排列的相邻两排所述半导体器件之间设有连接结构，所述第一方向和所述第二方向垂直，所述连接结构用于连接所述第二方向上相邻所述半导体器件的第一类型阱区。

其中，所述连接结构包括多个子连接结构，每一所述子连接结构用于连接与其相邻两排所述半导体器件中每一所述半导体器件与其在所述第二方向上相邻的所述半导体器件的所述第一类型阱区。

其中，所述连接结构在所述第二方向上延伸，以连接相邻两排所述半导体器件的第一类型阱区。

其中，所述外围电路包括衬底、位于所述衬底中部的所述第一类型阱区，形成于所述衬底第一侧的源漏区、栅极和沟道隔离，所述沟道隔离设于所述第一侧位于相邻所述半导体器件的源漏区之间，以隔离形成多个半导体器件。

其中，所述连接结构形成于所述第一侧上并位于相邻两排所述半导体器件的所述沟道隔离之间，且与相邻两排所述半导体器件的所述第一类型阱区连接。

其中，所述底部隔离形成于所述衬底第二侧并与位于相邻两列所述半导体器件之间的所述沟道隔离连接。

其中，所述连接结构通过向所述衬底的第一侧注入掺杂离子形成。

其中，所述衬底还包括位于所述第一类型阱区背向所述第一侧的表面的第二类型阱区。

其中，所述半导体器件包括两个栅极和三个源漏区。

本申请还提供一种三维存储器，所述三维存储器包括存储堆叠层和与所述存储堆叠层连接的上述的外围电路。

本申请的外围电路包括多个阵列排列的半导体器件，在所述外围电路的第二方向上间隔排列的相邻所述半导体器件之间设有底部隔离，以实现相邻所述半导体器件的电隔离，通过在所述外围电路的第一方向上间隔排列的相邻两排所述半导体器件之间设置连接结构，也就是说，本申请通过所述连接结构连接所述第二方向上相邻所述半导体器件的第一类型阱区，以实现一个区域的半导体器件之间共享一个区域的第一类型阱区，从而在保证所述外围电路在所述第二方向实现集成度的同时保证所述外围电路的一个区域的所述半导体器件实现共享第一类型阱区，以提高所述外围电路的电性能。

附图说明