[发明专利]非易失性存储器设备的写入方法

说明书

一种用于写入存储器单元的方法，包括：施加编程电压到目标字线；将待写为第一电阻状态的存储器单元的位线接地；设置未选位线的位线电压；以及设置未选字线的字线电压；施加编程电压到目标位线；将待写为第二电阻状态的存储器单元的字线接地；如果最大电压压降的峰值大于或等于第二值，则将未选字线的字线电压设置为第一值；否则，将字线电压设置为零；以及如果最大电压压降的峰值大于或等于第二值，则将未选位线的位线电压设置为第三值；否则，将位线电压设置为零。

技术领域

本发明构思的示例性实施例涉及非易失性存储器设备的写入方法，更具体地，涉及具有降低的写入干扰的非易失性存储器设备写入方法。

背景技术

与传统的存储器技术相比，相变随机存取存储器(phase-change random accessmemory，PRAM)已经提高了尺度潜力。为了获得小的特征尺寸并实现通过垂直堆叠的容量，需要合适的垂直三维架构。其中分离的字线连线杆(wire bar)和位线连线杆(或如在V-PRAM中的平面)与可变电阻材料连接的交叉点结构能够在容忍高温的同时利用PRAM的固有特性并且利用过程垂直累积(process vertical buildup)的优势。然而，交叉点结构带来了可靠性和功耗的挑战。

当对目标单元施加写入电压时，在交叉点形成时发生写入干扰现象。因为行中的所有单元共享相同的字线，所以电势被施加到每个单元。在SET操作中(例如，通过正的顶部到底部电极设置低电阻)，打算改变的单元在其相关联的位线中具有接地连接。必须保持其电阻壳(resistance shell)的单元具有最小化其引起干扰的电压压降(voltage drop)的位线电压。如果这些单元中的位线被设置为写入电压，则其电压压降和干扰降低至零。然而，现在位于相同的位线和未选字线中的相应的单元在其底部电极中具有写入电势，要求其字线电压相同，这导致在未选单元中设置低电阻。

传统的写入方案处理由V/2或V/3设置引起的写入电压干扰。在V/2中，用一半的写入电压来偏置未选字线和未选位线。图1A展示了具有5×5阵列矩阵的这种配置。字线(WL)行被放置在位线(BL)上方，并且在PRAM设备内，每个交叉点将WL连接到BL。打算写入居中的单元，并且对其用实心的圆圈来标记。空心的圆圈是受到写入干扰影响的单元。与被写入的单元共享位线的单元和在相同的字线上不打算写入的单元在V/2幅度处具有电压压降干扰。由于有限的SET/RESET耐久性周期，并且因为对于二进制对称通道存在有效的纠错方案，所以可以假设数据将被加扰(scramble)为每个位的二进制IID伯努利-1/2概率。在这种情况下，每个字线的几乎一半包含高电阻单元，因此，阵列矩阵的大约一半将恰好遭受干扰。在V/3中，用V/3偏置未选字线并且用2V/3偏置未选位线，如图1B所示。这种方法是为了以单个位翻转和随机字线数据分布两者将电压的干扰幅度降低到|V/3|，但几乎所有阵列单元都受到影响(用+V/3偏置与写入的单元在相同行中的不需要的单元，不同字线中的其他单元受到-V/3的影响)。

发明内容

根据本发明构思的示例性实施例，提供了一种用于在包括与位线交叉的字线的非易失性存储器设备中写入存储器单元的方法，该方法包括：在第一阶段：施加编程脉冲电压到目标字线；将待写为第一电阻状态的存储器单元的位线接地；设置未选位线的位线电压；以及设置未选字线的字线电压；在第二阶段：施加编程脉冲电压到目标位线；将待写为第二电阻状态的存储器单元的字线接地；如果不打算改变的存储器单元上的最大电压压降的峰值大于或等于第二值，则将未选字线的字线电压设置为第一值，并且如果最大电压压降的峰值小于第二值，则将字线电压设置为零；以及如果最大电压压降的峰值大于或等于第二值，则将未选位线的位线电压设置为第三值，并且如果最大电压压降的峰值小于第二值，则将位线电压设置为零。

第一阶段是设置阶段，并且第二阶段是重置阶段。

非易失性存储器设备是相变随机存取存储器。

第一电阻状态是低电阻状态，并且第二电阻状态是高电阻状态。