[发明专利]半导体器件结构的制备方法在审
申请号: | 202010285805.0 | 申请日: | 2020-04-13 |
公开(公告)号: | CN113540204A | 公开(公告)日: | 2021-10-22 |
发明(设计)人: | 王鹏;徐大朋;罗杰馨;柴展 | 申请(专利权)人: | 上海新微技术研发中心有限公司;上海功成半导体科技有限公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/78;H01L21/336 |
代理公司: | 上海光华专利事务所(普通合伙) 31219 | 代理人: | 佟婷婷 |
地址: | 201800 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 结构 制备 方法 | ||
1.一种半导体器件结构的制备方法,其特征在于,所述制备方法包括如下步骤:
提供第一导电类型的半导体衬底;
于所述半导体衬底上形成第一导电类型的外延结构,所述外延结构包括至少两层外延单元层,且所述外延单元层中的至少两层具有不同的掺杂浓度;
于所述外延结构中形成沟槽结构;
于所述沟槽结构中形成第二导电类型的柱结构。
2.根据权利要求1所述的半导体器件结构的制备方法,其特征在于,在形成所述柱结构后,还包括如下步骤:
在所述柱结构的顶部形成体区;
在所述外延结构上形成栅氧化层,所述栅氧化层显露部分所述体区;
在所述栅氧化层上形成栅极层;
通过离子注入在所述体区中形成源区,所述源区形成于所述栅氧化层的侧部;
在所述栅极层表面及侧壁形成层间电介质层,所述层间电介质层显露部分所述源区;
在所述体区、所述源区及所述层间电介质层的表面形成正面金属电极;
在所述半导体衬底远离所述外延结构的一侧形成背面金属电极。
3.根据权利要求2所述的半导体器件结构的制备方法,其特征在于,形成所述外延结构的步骤包括:于所述半导体衬底上依次形成各所述外延单元层,还包括:于最上层的所述外延单元层上形成顶层结构层的步骤,且所述体区形成于所述顶层结构层中。
4.根据权利要求2所述的半导体器件结构的制备方法,其特征在于,形成所述外延结构的步骤包括:于所述半导体衬底上依次形成各所述外延单元层,还包括:于所述半导体衬底上形成底层结构层,所述底层结构层形成于所述半导体衬底上,所述外延单元层形成于所述底层结构层上。
5.根据权利要求2所述的半导体器件结构的制备方法,其特征在于,形成所述体区后还包括于所述体区中形成所述引出接触区的步骤,且所述引出接触区与所述源区相邻接。
6.根据权利要求1所述的半导体器件结构的制备方法,其特征在于,各所述外延单元层的浓度范围介于1.9e15~2.3e15cm-3之间。
7.根据权利要求5所述的半导体器件结构的制备方法,其特征在于,各层所述外延单元层的浓度自所述半导体衬底向上呈线性梯度变化。
8.根据权利要求7所述的半导体器件结构的制备方法,其特征在于,各层所述外延单元层的浓度自所述半导体衬底向上呈等差数列递增。
9.根据权利要求1-8中任意一项所述的半导体器件结构的制备方法,其特征在于,所述沟槽结构的侧壁与底部之间的夹角的角度范围介于87°-90°之间。
10.根据权利要求9所述的半导体器件结构的制备方法,其特征在于,所述沟槽结构的深度基于35μm-45μm之间,各所述外延单元层的厚度介于6μm-12μm之间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海新微技术研发中心有限公司;上海功成半导体科技有限公司,未经上海新微技术研发中心有限公司;上海功成半导体科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010285805.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类