[发明专利]基于RISC-V架构切换休眠模式的改进系统及方法

说明书

本发明公开基于RISC‑V架构切换休眠模式的改进系统及方法，包括：深度睡眠控制寄存器，用于通过读写所述深度睡眠控制寄存器SV域值，切换不同的休眠模式。本发明通过改变深度睡眠控制寄存器的值来切换不同的休眠模式从而关闭相应的时钟，在不同场景下可以快速简单切换功耗模式适应各种低功耗的场景，降低了时钟的开关活动性从而降低了整个系统的功耗。

技术领域

本发明涉及低功耗内核中断处理技术和低功耗技术领域，尤其涉及基于RISC-V架构切换休眠模式的改进系统及方法。

背景技术

随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加，而功耗又将导致芯片发热量的增大和可靠性的下降。因此，功耗已经成为集成电路设计中的一个非常重要的考虑因素。为了使产品更具有竞争力，工业界对芯片设计的要求已从单纯的追求高性能、小面积，转换为对性能、面积、功耗的综合要求。微处理器作为数字系统的核心部件，其低功耗设计对降低整个系统的功耗具有非常重要的意义。

研究微处理器的低功耗设计技术，首先必须了解其功耗来源。高层次仿真得出的结论如图1所示。从图1中可以看出，时钟单元(Clock)功耗最高，因为时钟单元有时钟发生器、时钟驱动、时钟树和钟控单元的时钟负载，数据通路(Datapath)是仅次于时钟单元的部分，其功耗主要来自运算单元、总线和寄存器堆。除了上述两部分，还有存储单元(Memory)，控制部分和输入/输出(Control，I/O)。存储单元的功耗与容量相关。

如图1所示，在微处理器中，很大一部分功耗来自时钟。时钟是惟一在所有时间都充放电的信号，而且很多情况下引起不必要的门的翻转，因此降低时钟的开关活动性将对降低整个系统的功耗有很大的影响。

发明内容

为了解决上述技术问题，本发明提出一种基于RISC-V架构切换休眠模式的改进系统及方法。基于RISC-V指令架构内核中新增加了一个自定义寄存器，将该寄存器命名为深度睡眠控制寄存器，基于RISC-V指令架构的处理器通过CSR写该寄存器能够控制不同的休眠模式从而关闭相应的时钟。为了达到上述目的，本发明的技术方案如下：

基于RISC-V架构切换休眠模式的改进系统，包括：深度睡眠控制寄存器，通过读写所述深度睡眠控制寄存器切换不同的休眠模式。

优选地，所述深度睡眠控制寄存器是一个自定义CSR寄存器，读写权限为用户模式下可读可写。

优选地，所述深度睡眠控制寄存器包括两个域，其中：第XLEN-1比特到第XLEN-n比特之间为预留位；第n到0位为特定指示睡眠状态的SV域，其中，XLEN为处理器位宽(一般为32或64)，n为不大于处理器位宽-1的正整数。

优选地，当写1到所述SV域时，处理器内核进入深度睡眠模式；当写0到所述SV域时，处理器内核进入浅度睡眠模式。

优选地，所述深度睡眠控制寄存器中，用于使处理器内核进入深度睡眠模式的指令为“csrwi sleepvalue，1”，所述指令包含操作符csrwi，CSR寄存器sleepvalue，立即数1。

优选地，所述深度睡眠控制寄存器中，用于使处理器内核进入浅度睡眠模式的指令为“csrwi sleepvalue，0”，所述指令包含操作符csrwi，CSR寄存器sleepvalue，立即数0。

基于RISC-V架构切换休眠模式的改进方法，通过上述任意一项所述的基于RISC-V架构切换休眠模式的改进系统实现，包括以下步骤：

判断深度睡眠控制寄存器SV域中写入1或者0；

当写入1时，则等到处理器执行wfi指令触发处理器睡眠，进入睡眠的处理器主时钟将被关闭，同时常开时钟也被关闭，处理器内核进入深度睡眠模式；