[发明专利]半导体结构的形成方法

说明书

本发明为半导体结构的形成方法，包含：形成目标层于基板上；将第一硬遮罩层以及第二硬遮罩层形成目标层上；图案化第二硬遮罩层以形成多个图案化第二硬遮罩，并且此些图案化第二硬遮罩包括第二宽遮罩及第二窄遮罩；形成多个间隙物于第二宽遮罩及第二窄遮罩的侧壁；形成光阻层以覆盖第二宽遮罩的顶面，且光阻层覆盖位于第二宽遮罩的侧壁的一对间隙物的侧表面，并执行刻蚀工艺来移除位于此些间隙物之间的第二窄遮罩；以及移除光阻层，接着通过此些间隙物与第二宽遮罩作为刻蚀遮罩来刻蚀第一硬遮罩层，以形成多个图案化第一硬遮罩于目标层上，其中此些间隙物用以定义第一线宽，第二宽遮罩与形成在第二宽遮罩的侧壁的一对间隙物共同用以定义第二线宽。

技术领域

本发明是有关于一种半导体结构的形成方法，特别是有关于快闪存储器装置的半导体结构的形成方法。

背景技术

为了增加快闪存储器装置内的元件密度以及改善其整体表现，目前存储器装置的制造技术持续朝向元件尺寸的微缩化而努力。

然而，当元件尺寸持续缩小时，许多挑战随之而生。举例而言，在半导体制造工艺中，经常通过微影和刻蚀工艺形成用来在目标层中定义部件的图案化遮罩层。然而，在形成小尺寸的半导体结构时，容易发生微影工艺的迭对偏移(overlay shift)以及离子束刻蚀受到多层光阻层的散射的问题，导致所定义的部件的结构不如预期。

发明内容

本发明的一些实施例提供一种半导体结构的形成方法，包含：形成目标层于基板上；形成硬遮罩堆叠于目标层上，其中硬遮罩堆叠包括依序形成于目标层上的第一硬遮罩层以及第二硬遮罩层；图案化第二硬遮罩层以形成多个图案化第二硬遮罩，其中此些图案化第二硬遮罩包括第二宽遮罩及第二窄遮罩；形成多个间隙物于第二宽遮罩及第二窄遮罩的侧壁；形成光阻层以覆盖第二宽遮罩的顶面，且光阻层覆盖位于第二宽遮罩的侧壁的一对间隙物的侧表面，并执行刻蚀工艺来移除位于此些间隙物之间的第二窄遮罩；以及移除光阻层，接着通过此些间隙物与第二宽遮罩作为刻蚀遮罩来刻蚀第一硬遮罩层，以形成多个图案化第一硬遮罩于目标层上，其中此些间隙物用以定义第一线宽，第二宽遮罩与形成在第二宽遮罩的侧壁的一对间隙物共同用以定义第二线宽。

附图说明

图1至图13是根据本发明的一些实施例，绘示形成半导体结构在各个阶段的剖面示意图。

图14是根据本发明的一些实施例，绘示出半导体结构的剖面示意图。

符号说明：

10:基板

100:目标层

100A,100B:图案化目标层

101:栅极层

101A,101B:图案化栅极层

102:导电材料层

102A,102B:图案化导电材料层

103:盖层

103A,103B:图案化盖层

200:硬遮罩堆叠

210:第一硬遮罩层

210P:图案化第一硬遮罩层

210A:第一窄遮罩

210B:第一宽遮罩

211:氧化物层

211A,211B:图案化氧化物层

212:氮化物层

212A,212B:图案化氮化物层

220:第二硬遮罩层

220P:图案化第二硬遮罩