[发明专利]一种数字信号处理电路及方法

权利要求书

1.一种数字信号处理方法，其中数字信号处理电路，包括：

数字信号处理单元、可编程逻辑单元和数据存储器单元；

所述可编程逻辑单元与所述数字信号处理单元连接，所述数据存储器单元与所述数字信号处理单元连接；

所述数字信号处理单元用于实时数字信号数据处理；所述数据存储器单元用于所述数字信号处理单元实时计算过程中的数据缓存；

所述可编程逻辑单元为时序逻辑控制中心以协调整个电路的工作；

所述数据存储器单元与所述数字信号处理单元连接方式为通信方式，以通信协议的传输方式将所述数据存储器单元中的数据传输给所述数字信号处理单元；

所述可编程逻辑单元与所述数字信号处理单元连接方式为逻辑信号的输入和输出即，逻辑输入和逻辑输出；

所述逻辑输出为所述可编程逻辑单元输出的控制时序信号，实现所述数字信号处理单元与各种外围器件的时序配合；

所述外围器件包括，所述数字信号处理单元的中断系统、存储空间、A/D采样和采样数据传输和数据储存单元；

所述可编程逻辑单元通过输出的所述控制时序信号来控制所述数字信号处理单元的中断的优先级和触发条件；

所述数字信号处理单元选用浮点计算的数字信号处理器DSP；所述可编程逻辑单元选用复杂可编程逻辑器件CPLD(Complex Programmable Logic Device)或现场可编程门阵列FPGA(Field ProgrammableGate Array)；所述数据存储器单元选用同步动态随存取内存SDRAM(Synchronous Dynamicrandom access memory)；

其特征在于，所述方法包括步骤如下：

S1：所述数字信号处理单元初始化；

S2：清空控制命令字值；

S3：开中断程序；

S4：关所述中断程序；

S5：判断控制命令字值是否等于1；

S6：如果等于1，进入自检程序；

S7：如果不等于1，开所述中断程序；

S8：返回S4。

2.根据权利要求1所述的一种数字信号处理方法，其特征在于，所述中断程序执行时间Time一定要比一批数据写入先进先出队列FIFO或双口RAM存储器的时间要短。

3.根据权利要求2所述的一种数字信号处理方法，其特征在于，所述S3和S7的中断程序包括步骤如下：

A1：读入先进先出队列FIFO或双口RAM存储器缓冲区dest；

A2：批次计数器值加1；

A3：判断所述批次计数器值与中断程序执行时间Time是否相等，如果相等所述中断程序结束，如果不相等进入下一步；

A4：将所述存储器缓冲区dest中的数据放入存储器缓冲区source；

A5：通过接口发出一批数据；

A6：批次计数器值清零；

A7：地址指针付初值；

A8：结束。