[发明专利]一种基于DDR存储的DDS任意分频系统及其分频方法

说明书

本发明公开了一种基于DDR存储的DDS任意分频系统及其分频方法，该系统包括数据存储模块、时钟管理模块、波形生成控制模块、波形生成模块和通道调理模块；在波形生成控制模块中，地址生成单元在用户设定需要输出的频率时，通过计算频率步进值得到需要的DDR地址和该地址中对应的数据位置，然后它将计算出来的DDR地址给到DDR中，将对应数据的位置给到计数单元，当DDR对应的地址输出数据到第一异步FIFO时，计数单元再根据地址生成单元给的计数值进行计数，选取需要的数据送到后面的第二或第三异步FIFO中；本发明同时实现了更大数据量的DDS波形存储和读取及任意分频输出。

技术领域

本发明属于DDS技术领域，具体涉及一种基于DDR存储的DDS任意分频系统及其分频方法。

背景技术

传统的DDS技术分为直接数字波合成(DDWS)和直接数字频率合成(DDFS)，DDWS一般是将需要的波形信息量化存储起来，然后用一定的采样频率依次输出量化值到DAC转化为模拟波形，所以DDWS产生新的频率必须通过更改采样时间的频率或波形存储器中的数据点数来实现。DDFS系统主要是由固定时钟发生器、相位累加器、波形查找表等组成，在采样时钟的控制下，相位累加器以频率控制字K进行累加，用累加得到的相位地址对波形查找表进行寻址，输出相应的量化的幅度信息，完成波形相位到幅度的转换，再由DAC将数字幅度信息转换为模拟波形输出。

本技术采用的是DDFS技术，一般简称为DDS技术，因为DDS中相位与幅度一一对应的关系，一本DDS技术也都需要地址和数据一一对应。根据DDS的原理，在将正弦波采样后的离散数据量化为二进制编码，并将其预存入波形数据查找表中，对于正弦信号来说，一个周期内的每个采样点的相位都是不同的，而相位点与幅值点是对应的，这样可以利用波形在一个周期内的相位来查找幅值点。所以在传统的DDS技术中，采用RAM存储的方式，一个存储地址里对应的是一个数据，一个数据也就对应一个相位。所以，在这种存储方式下，我们只需要给出需要的初始地址和地址的步进值，就可以实现任意分频技术。但是传统的RAM存储的方式因为限于RAM存储空间的大小，难以实现多复杂波形以及很大数据量的波形存储。

发明内容

针对现有技术中的上述不足，本发明提供的基于DDR存储的DDS任意分频系统及其分频方法解决了现有的DDS技术中在使用DDR存储时难以实现任意分频的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种基于DDR存储的DDS任意分频系统，包括数据存储模块、时钟管理模块、波形生成控制模块、波形生成模块和通道调理模块；

所述数据存储模块的输出端与所述波形生成控制模块的第一输入端连接，所述数据存储模块的第一输入端与所述时钟管理模块的第一输出端连接，所述时钟管理模块的第二输出端分别与波形生成控制模块的第二输入端和波形生成模块的第一输入端连接，所述波形生成控制模块的第一输出端与数据存储模块的第二输入端连接，所述波形生成控制模块的第二输出端与时钟管理模块的输入端连接，所述波形生成控制模块的第三输出端分别与所述波形生成模块的第二输入端和通道调理模块的第一输入端连接，所述波形生成控制模块的第四输出端与所述波形生成模块的第三输入端连接，所述波形生成模块的输出端与通道调理模块的第二输入端连接。

进一步地，所述数据存储模块包括DDR存储器及其外围电路，用于存储波形数据信息；所述时钟管理模块包括晶振和时钟芯片，用于提供系统工作所需时钟；所述波形生成控制模块为FPGA控制芯片，用于控制数字波形信号的产生；所述波形生成模块包括DAC芯片及其外围电路，用于将波形生成控制模块产生的数字波形信号转化为模拟波形信号输出；所述通道调理模块包括滤波电路、放大衰减电路和调偏电路，用于对DAC芯片输出的模拟波形信号进行处理，使其达到系统输出要求。

进一步地，所述波形生成模块中的DAC芯片包括第一DAC和第二DAC；所述第一DAC和第二DAC的分辨率均为16位。

进一步地，所述波形生成控制模块包括第一异步FIFO、第二异步FIFO、第三异步FIFO、地址生成单元和计数单元；