[发明专利]一种半导体器件及形成方法

说明书

本发明实施例提供了一种半导体器件及形成方法。在本发明实施例中，通过去除第一控制栅结构之间的部分浅沟槽隔离结构以及所述第一控制栅结构下方区域的部分所述浅沟槽隔离结构，在存储单元区的有源区之间形成第一凹槽，之后，在第一堆叠栅结构和半导体衬底上形成具有空隙的介质层。而因为空隙和第一凹槽的介电常数低，因此，本发明实施例的形成方法使得存储单元区的各有源区之间以及各第一堆叠栅结构之间的平均介电常数降低，进而能够降低存储单元区的有源区之间以及第一堆叠栅结构之间的电容，避免编程串扰，提高半导体器件的可循环性。因此，本发明实施例的半导体器件的形成方法能够提高半导体器件的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及形成方法。

背景技术

随着半导体制造工艺的不断发展，半导体器件的集成度越来越高，半导体器件的特征尺寸也逐渐缩小。然而，半导体器件的性能还需要提高。

发明内容

有鉴于此，本发明实施例提供了一种半导体器件及形成方法，以提高半导体器件的性能。

本发明实施例提供了一种半导体器件的形成方法，所述方法包括：提供半导体衬底，所述半导体衬底包括沿第一方向间隔排列的有源区和用于隔离所述有源区的浅沟槽隔离结构，所述半导体衬底包括存储单元区，所述存储单元区的各有源区上形成有沿第二方向间隔排列的多个第一堆叠栅结构，所述第一堆叠栅结构包括第一控制栅极结构，所述第一控制栅结构还沿着第一方向延伸至存储单元区的浅沟槽隔离结构上，所述第一方向和所述第二方向垂直；在所述第一控制栅结构之间的部分所述浅沟槽隔离结构中、以及所述第一控制栅结构下方区域的部分所述浅沟槽隔离结构中形成第一凹槽；在所述第一控制栅极结构和半导体衬底上形成介质层，在形成介质层的过程中形成位于介质层中的空隙，所述空隙位于相邻第一控制栅极结构之间的有源区和浅沟槽隔离结构上，且所述空隙与所述第一凹槽连通。

可选的，还包括：在形成第一凹槽之前，形成覆盖所述第一堆叠栅结构的侧壁的第一保护层；以所述第一保护层和第一堆叠栅结构为掩模，采用各向同性的刻蚀工艺刻蚀第一控制栅结构之间的部分所述浅沟槽隔离结构以及所述第一控制栅结构下方区域的部分所述浅沟槽隔离结构，形成所述第一凹槽；形成所述第一凹槽之后，且在形成所述介质层之前，去除所述第一保护层。

可选的，所述各向同性的刻蚀工艺刻蚀包括湿法刻蚀工艺。

可选的，所述第一保护层的材料包括氮化硅；所述第一保护层的厚度为30埃～50埃。

可选的，所述第一凹槽的深度为100埃～5000埃。

可选的，采用等离子增强化学气相沉积工艺形成所述介质层。

可选的，所述半导体衬底还包括外围区，所述外围区的各有源区上形成有沿第二方向间隔排列的多个第二堆叠栅结构，所述第二堆叠栅结构包括第二控制栅极结构，所述第二控制栅结构还沿着第一方向延伸至外围区的浅沟槽隔离结构上；在形成所述介质层之前，第二堆叠栅结构和第一堆叠栅结构之间、以及相邻的第二堆叠栅结构之间具有第二沟槽，相邻的第一堆叠栅结构之间具有第一沟槽；所述半导体器件的形成方法还包括：在形成第一凹槽的过程中，在所述第二沟槽底部的部分所述浅沟槽隔离结构中形成第二凹槽；第二凹槽和第一凹槽之间相互分立，且第二堆叠栅结构两侧的第二凹槽相互分立；所述介质层还形成在第二堆叠栅结构上和第二沟槽中的顶部区域。