[发明专利]高基数近似布斯编码方法和混合基数布斯编码近似乘法器

说明书

高基数近似布斯编码方法和混合基数布斯编码近似乘法器，属于集成电路技术领域。高基数近似布斯编码方法将n位被乘数中权重更低的m位进行编码并结合n位乘数获得两个不完全部分积A和B，相加后获得近似编码结果。混合基数布斯编码近似乘法器结合精确布斯编码模块和高基数近似布斯编码模块分别获得精确部分积和近似部分积，再结合本发明提出的符号位扩展算法生成的符号扩展位形成部分积阵列，对部分积阵列进行压缩和相加就获得了近似乘法器的最终计算结果，另外本发明对近似乘法器的误差模型进行推导获取了精度指标。高基数近似布斯编码在保证较高计算精度同时降低了乘法器的结构复杂度，符号扩展位避免大量相同数字累加使得硬件设计得以简化。

技术领域

本发明属于集成电路技术领域，涉及一种高基数近似布斯编码方法和基于该高基数近似布斯编码方法设计了一种混合基数布斯编码近似乘法器。

背景技术

随着大数据、云计算、物联网等新技术的兴起，计算机系统越来越多地被用来与物理世界进行交互。虽然半导体技术和低功耗设计技术也在不断发展，但为了处理不断增加的信息量，计算机系统的总能耗仍在以惊人的速度快速增长。现如今，功耗与能耗问题已经成为芯片设计时不得不考虑的重要因素。对于高性能运算设备，如服务器、高性能处理器等，功耗过高会导致严重的散热问题，造成电路损坏；对于便携式设备，设备的使用时间受限于电池的电量，功耗过高会降低设备的续航能力。同时，许多应用场景并不要求完全精确的计算，例如图像处理、多媒体、搜索引擎、神经网络、数据挖掘等。近似计算是一种新兴的电路设计方法，其计算结果是一个带有误差的近似值，这使得电路结构可以简化，从而提高电路性能，降低电路功耗，节约电路面积。

乘法器作为一种常用的基本运算单元，对电路的延迟、功耗、面积都有很大的影响。布斯编码乘法器是一种典型的并行二进制乘法器，通常由部分积产生模块、部分积压缩模块、进位传播加法器三个部分组成。传统的精确布斯编码乘法器通常采用低基数的布斯编码产生部分积，虽然编码单元较为简单，但是需要的编码单元数量较多，产生的部分积的个数较多，不利于后续部分积压缩模块的设计。同时高基数的布斯编码能更显著地减少部分积的个数，但是编码电路与部分积产生电路更加复杂。如果能将低基数的布斯编码与高基数的布斯编码相结合，并采用近似计算技术，就能进一步提高乘法器的硬件性能。同时如果能对采用近似计算技术的布斯编码乘法器的误差模型进行推导，就更易于得到各项误差指标。

发明内容

针对上述传统乘法器中，利用低基数的布斯编码产生部分积存在的编码单元数量较多和产生部分积的个数较多的问题，和利用高基数的布斯编码产生部分积存在的电路复杂问题，本发明提出了一种高基数近似布斯编码方法，并利用这种高基数近似布斯编码方法设计了一种混合基数布斯编码近似乘法器，采用混合基数的设计方法，在高有效位采用精确的基-4布斯编码，在低有效位使用本发明提出的高基数近似布斯编码，能够显著降低编码电路与部分积压缩电路的硬件复杂度；由于混合基数布斯编码的符号扩展位中存在大量重复数据，所以本发明还重新设计了符号扩展位，能够避免数据冗余；另外针对本发明的混合基数布斯编码近似乘法器还进行了误差推导，验证了本发明的精度和功耗。

本发明的技术方案为

高基数近似布斯编码方法，包括如下步骤：

步骤一、获取n位乘数和n位被乘数，将所述n位被乘数按照权重分为两部分，选择被乘数中权重较低的m位和n位乘数作为待编码数据进行基-2^m的高基数近似布斯编码，其中m、n均为正整数且n＞m；

步骤二、所述被乘数中权重较低的m位中从最高位至最低位依次为y_m-1至y₀，选择所述被乘数权重较低的m位中的高四位y_m-1至y_m-4，将所述待编码数据的所有情况按照被乘数中权重较低的m位中的高四位分为十六个区间，每个区间的分组信号为：

其中sel₀至sel₁₅分别是第一个区间至第十六个区间的分组信号；