[发明专利]具有硅穿孔结构的半导体组件及其制作方法

说明书

一种具有硅穿孔结构的半导体组件及其制作方法，具有硅穿孔结构的半导体组件包括：设有多个孔洞贯穿过正面侧的第一表面及背面侧的第二表面的衬底；设置于孔洞内的穿通电极；设置于孔洞的内壁的衬层；设置于穿通电极的第一端面上的多个焊垫；设置于正面侧的第一绝缘层，使得每个焊垫的部分表面暴露出来；第一导电组件覆盖所暴露的焊垫及部分的第一绝缘层；设置于背面侧的第二绝缘层，覆盖位于背面侧的衬层，并使每一个穿通电极的第二端面整个或部分暴露出来；以及设置于穿通电极的第二端面的第二导电组件，延伸覆盖到部分的第二绝缘层上。

技术领域

本发明涉及一种半导体封装技术，尤其涉及一种硅穿孔结构、及硅穿孔结构的制作方法。

背景技术

随着目前晶圆市场需求的急速多样化发展，积体电路(Integrated Circuit,IC)尺寸的微缩技术演进已迈入数十奈米之极小尺度。因此晶圆模块必须具备有轻薄短小、低成本、低耗电量、高传输效率、高度多功能异质整合(Hetero-integration)、以及实时上市的需求。则不仅在晶圆层级的制造技术必须加速提升，且在晶圆模块封装层级的封装技术(Package technology)上更是将面临到严峻的挑战。由于晶圆的整合变得相当复杂，封装技术也因此随着产品需求而有所改变。目前高阶产品常见的覆晶接合封装(Flip chip)虽然可以解决短连线的晶圆封装问题，却只能进行单层的晶圆封装，且随着晶体管数目与信号接脚数量(I/O)遽增，覆晶接合封装亦逐渐无法应付凸块间隙小于150μm的封装需求。

又如所谓的多晶圆封装(Multi-chip package,MCP)、POP(Package on package)、PIP(Package in package)等类型的系统级封装技术(System in package,SIP)为例，封装布局必须由二维延伸至三维，大幅增加封装技术的难度。因此，所谓的三维积体电路硅穿孔(3D Integrated Circuits Through Silicon Via,3D IC TSV)技术正是可以解决上述问题的关键性技术，其可使晶圆由二维平面布局演进至三维垂直堆叠布局。其是利用三维硅穿孔的立体互连技术具有更短的导线互连路径、更低的电阻与电感、更有效率地传递讯号、电力及热能等优势。

三维硅穿孔的制程步骤主要依序为：(1)硅穿孔蚀刻、(2)硅穿孔填充、(3)载板接合、(4)晶圆薄化、及(5)载板脱离等等。仰赖的技术涵盖包括：硅穿孔成形技术、晶圆操纵技术、晶圆薄化技术、接合组装技术、及晶圆测试技术。此些技术涉及的制程工序繁琐，例如需要蚀刻掩膜的干蚀刻(dry etching)、及需要昂贵原料或设备的化学气相沉积(ChemicalVapor Deposition,CVD)、化学机械平坦化(Chemical-Mechanical Planarization,CMP)，导致制造成本难以下修。而于硅穿孔蚀刻、载板接合、晶圆薄化等之步骤，常会面临加工的风险，晶圆的支撑强度若是不够，则难以防止晶圆的破裂损伤，而使良率不佳，且所付出的原料成本会居高不下。

发明内容

解决上述的问题，本发明之主要目的在提供一种具有硅穿孔结构的半导体组件，利用三维硅穿孔的立体互连技术具有更短的导线互连路径、更低的电阻与电感、更有效率地传递讯号、电力及热能等优势。

根据本发明的实施方式，具有硅穿孔结构的半导体组件包括：衬底，具有第一表面、及与第一表面相对的第二表面，并设置有多个孔洞贯穿过衬底的第一表面及第二表面；穿通电极，设置于衬底的每一个孔洞内，穿通电极具有第一端面及与第一端面相对的第二端面，第一端面位于衬底的第一表面的一侧，第二端面位于衬底的第二表面的一侧；衬层，设置于每一个孔洞的内壁，从衬底的第一表面的一侧延伸至第二表面的一侧；多个焊垫，每一个焊垫对应并覆盖穿通电极的第一端面、及位于衬底的第一表面的一侧的衬层；第一绝缘层，设置于衬底的第一表面上，并使得每个焊垫的部分表面暴露出来；多个第一导电组件，覆盖所暴露的每个焊垫及部分的第一绝缘层；第二绝缘层，覆盖衬底的第二表面、及位于衬底的第二表面的一侧的衬层；以及多个第二导电组件，覆盖每个穿通电极的第二端面，并延伸到部分的第二绝缘层上。