[发明专利]三维闪存及其制作方法

说明书

本申请公开了一种三维闪存及其制作方法，本发明技术方案在存储堆叠结构与衬底之间具有侧墙沟道结构，所述侧墙沟道结构包括第二N型掺杂层以及P型掺杂层，所述第二N型掺杂层位于所述第一N型掺杂层与所述P型掺杂层之间，P型掺杂层用于擦除操作时连接所述衬底内的P型阱区，提供空穴，所述第二N型掺杂层用于提供读操作时的导电通道和用于在编程操作时提供电子，可以实现电子和空穴的独立传输，在读操作过程中，电子通过侧墙沟道结构中上部的第二N型掺杂层传输，极大的降低了对存储堆叠结构中下选择管的要求。

技术领域

本发明涉及存储器技术领域，更具的说，涉及一种侧墙沟道结构的三维闪存(3DNAND)及其制作方法。

背景技术

对于常规的二维平面存储器，由于其集成密度主要取决于单个存储单元所占的单位面积，集成度非常依赖于光刻以及掩膜工艺的好坏。但是受限于当前工艺条件限制，即使不断采用昂贵的工艺设备来提高光刻和掩膜工艺精度，其集成度的提升仍然有限。为了解决二维平面存储器的上述问题，3D NAND应运而生。3D NAND将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统二维平面存储器，具有更大的存储容量，是当前存储器领域的一个主要发展方向。

随着3D NAND中堆叠层数的不断增加，沟道电流急剧减小，同时，沟道导通方式也面临着巨大挑战，侧墙沟道连通方法将成为沟道与衬底连通的解决方案。

发明内容

有鉴于此，本申请提供了一种侧墙沟道结构的3D NAND及其制作方法，方案如下：

一种三维闪存的制作方法，所述制作方法包括：

提供一衬底，所述衬底内具有P型阱区；

在所述P型阱区上方形成功能层，包括第一N型掺杂层以及位于所述衬底与所述第一N型掺杂层之间的牺牲层；

在所述功能层上形成存储堆叠结构；

形成贯穿所述存储堆叠结构以及所述功能层的沟道孔结构，所述沟道孔结构延伸至所述P型阱区内；所述沟道孔结构包括：贯穿所述存储堆叠结构的沟道孔；设置在沟道孔表面的栅介质层；设置在栅介质层表面的沟道层；以及填充在沟道层间隙内的沟道填充介质；

基于所述功能层，在所述第一N型掺杂层与所述P型阱区之间形成侧墙沟道结构；所述侧墙沟道结构包括第二N型掺杂层以及P型掺杂层，所述第二N型掺杂层位于所述第一N型掺杂层与所述P型掺杂层之间；所述侧墙沟道结构与所述沟道层连接。

优选的，在上述制作方法中，所述第一N型掺杂层的掺杂浓度大于所述第二N型掺杂；

所述P型阱区的掺杂浓度大于所述P型掺杂层的掺杂浓度。

优选的，在上述制作方法中，所述侧墙沟道结构的形成方法包括：

去除所述牺牲层以及所述第一N型掺杂层与所述P型阱区之间的栅介质层，露出所述沟道层；

在所述第一N型掺杂层与所述P型阱区之间形成未掺杂的侧墙沟道结构；

通过所述第一N型掺杂层和所述P型阱区中的掺杂元素向未掺杂的侧墙沟道结构进行扩散，形成所述第二N型掺杂层以及所述P型掺杂层。

优选的，在上述制作方法中，所述牺牲层包括未掺杂的多晶硅层，所述多晶硅层与所述P型阱区之间具有第一SiOxNy层，与所述第一N型掺杂层之间具有第二SiOxNy层；

去除所述牺牲层的方法包括：

形成贯穿所述堆叠结构的沟槽，所述沟槽贯穿所述第一N型掺杂层以及所述第二SiOxNy层，露出所述多晶硅层；

去除所述多晶硅层以及所述第一N型掺杂层与所述P型阱区之间栅介质层后，去除所述第一SiOxNy层以及所述第二SiOxNy层。