[发明专利]一种二维处理器阵列的快速重构方法有效
申请号: | 202010300931.9 | 申请日: | 2020-04-16 |
公开(公告)号: | CN111506448B | 公开(公告)日: | 2023-03-24 |
发明(设计)人: | 钱俊彦;丁浩;赵岭忠;翟仲毅 | 申请(专利权)人: | 广西师范大学 |
主分类号: | G06F11/07 | 分类号: | G06F11/07 |
代理公司: | 桂林市持衡专利商标事务所有限公司 45107 | 代理人: | 陈跃琳 |
地址: | 541004 广西壮*** | 国省代码: | 广西;45 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 二维 处理器 阵列 快速 方法 | ||
本发明公开一种二维处理器阵列的快速重构方法,包括逻辑列的偏序关系、区间的定义、构造初始逻辑列、不可用处理器单元的定义、构造后续逻辑列、修正不可连的处理器单元和构造最大的逻辑阵列。该快速重构二维处理器阵列的灵活方法通过动态规划的思想,按照从左到右的顺序依次在区间内构造其局部最优的逻辑列,从而在多项式时间内生成最大的逻辑阵列,这将最大限度地提高了处理器中无故障处理器单元的利用率,从而极大地提高了系统的稳定性。通过实验验证得知,与现有技术相比,所提出的方法可以快速的生成一个更大的逻辑阵列。
技术领域
本发明涉及重构阵列技术领域,具体涉及一种二维处理器阵列的快速重构方法。
背景技术
随着大规模数据处理对系统处理器性能要求的不断提高,传统的单处理器系统已经很难满足日益增长的高密度计算处理要求。近年来多处理器系统的理论研究已经取得了长足的发展,并且随着纳米技术的飞速发展和半导体工艺的不断进步,大量的同构处理单元(Processing Element,PE)可以集成在单个芯片或硅晶片上来组成高效而稳定的多处理器系统。
然而,随着超大规模集成电路(VLSI)和晶片规模集成电路(WSI)集成技术与集成工艺的不断发展与成熟,电子系统的集成密度不断增加,结构与功能的日益复杂,单一芯片上集成处理单元的数量呈指数倍增长,加大了阵列生产过程中出现瑕疵的可能,并且随着应用的日趋复杂,需求的不断增加,使得处理器单元在使用过程中出现错误的概率也随之增大,而这些故障的处理器单元将会影响整个系统的可靠性。因此,有必要使用有效的容错技术对含有故障处理器单元的超大规模集成电路(VLSI)和晶片规模集成电路(WSI)处理器阵列进行重构,从而充分发挥系统的功效,提高系统的可靠性。
发明内容
本发明所要解决的是现有处理器阵列的故障处理器单元将会影响整个系统的可靠性的问题,提供一种二维处理器阵列的快速重构方法。
为解决上述问题,本发明是通过以下技术方案实现的:
一种二维处理器阵列的快速重构方法,包括步骤如下:
步骤1:构造初始逻辑列C1,即:
步骤1.1、将当前物理的第一条物理列形成初始预处理逻辑列P_C1:
若初始预处理逻辑列P_C1中无故障处理器单元的个数f≥k,则从初始预处理逻辑列P_C1中选取k个无故障的处理器单元形成初始逻辑列C1;
若初始预处理逻辑列P_C1中无故障处理器单元的个数f<k,则转至步骤1.2;
步骤1.2、比较初始预处理逻辑列P_C1中故障处理器单元的物理列索引,并选取k-f个物理列索引最小的故障处理器单元在当前物理阵列范围内进行补偿;
步骤1.3、从补偿后的初始预处理逻辑列P_C1中选取k个无故障的处理器单元形成初始逻辑列C1;
步骤1.4、将起始逻辑列C1中k个无故障处理器单元按照设定的优先级规则进行排列;并将参与构造初始逻辑列C1的k个无故障处理器单元从当前物理阵列上剔除;
步骤2、基于第i条逻辑列Ci,构造第i+1条逻辑列Ci+1,即:
步骤2.1、在当前物理阵列中选取第i条物理列右侧的所有处理器单元形成第i+1条预处理逻辑列P_Ci+1:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广西师范大学,未经广西师范大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010300931.9/2.html,转载请声明来源钻瓜专利网。