[发明专利]模数转换器以及模数转换方法

说明书

本申请实施例提供了一种模数转换器以及模数转换方法，该模数转换器包括电容阵列、比较器以及逻辑控制电路，电容阵列的M位电容中的第N位电容被配置为冗余电容；比较器被配置为对输入端的输入信号执行多次比较动作，多次比较动作中包括冗余比较动作；逻辑控制电路被配置为根据每次比较动作得到的一个数字位依次控制M位电容翻转，并得到至少M个数字位；至少M个数字位中，第P个数字位到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；逻辑控制电路还被配置为根据冗余数字位的值调整最终转换结果。本申请实施例提供的模数转换器能够有效提高转换精度。

技术领域

本申请涉及模拟数字转换技术领域，具体涉及一种模数转换器以及模数转换方法。

背景技术

逐次逼近型模数转换器(Successive Approximation Register ADC，SAR ADC)是一种具有中等转换精度、中等采样速度的结构，然而在互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)制造工艺下，却能够保证较低功耗和较小的芯片面积，因此SAR ADC在低功耗领域得到了广泛的应用。但是，低功耗意味着低精度，如何将SAR应用在高精度领域是本领域技术人员亟待解决的问题。

发明内容

鉴于以上问题，本申请实施例提供一模数转换器以及模数转换方法，以解决上述技术问题。

本申请实施例是采用以下技术方案实现的：

一种模数转换器，包括电容阵列、比较器以及逻辑控制电路，电容阵列包括M位电容，其中M位电容中的第N位电容被配置为冗余电容且第M电容为最高位电容；比较器的输入端连接于电容阵列，被配置为对输入端的输入信号执行多次比较动作，其中，多次比较动作中包括冗余比较动作；逻辑控制电路连接比较器以及电容阵列，被配置为根据每次比较动作得到的一个数字位依次控制M位电容翻转，并根据全部比较动作的结果得到至少M个数字位；其中，至少M个数字位中，自第P个数字位起到最低位数字位为冗余数字位，且每一个冗余数字位对应一次冗余比较动作的结果；第P个数字位为逻辑控制电路控制冗余电容翻转所对应的数字位；P为大于或等于2的整数；逻辑控制电路还被配置为根据冗余数字位的值调整最终转换结果；M、N分别为正整数，并且N小于或等于M。

在一些实施方式中，比较器被配置为在每次冗余比较动作期间执行n次重复比较动作，其中n为正整数；逻辑控制电路被配置为根据n次重复比较动作结果，确定每次冗余比较动作结果对应的冗余数字位。

在一些实施方式中，逻辑控制电路被配置为在比较器每次执行重复比较动作时确定一个重复数字位，重复数字位的值为1或0，逻辑控制电路根据n个重复数字位中1的位数与0的位数，确定每次冗余比较动作结果对应的冗余数字位。

在一些实施方式中，逻辑控制电路被配置为确定n个重复数字位中1的位数以及0的位数，当1的位数多于0的位数时，逻辑控制电路将冗余数字位置为1；当0的位数多于1的位数时，逻辑控制电路将冗余数字位置为0，其中n为奇数。

在一些实施方式中，逻辑控制电路还被配置为在冗余比较动作期间，保持当前位电容的控制信号不变，当前位电容为逻辑控制电路根据当前冗余比较动作的结果所翻转的电容。

在一些实施方式中，逻辑控制电路还被配置为在根据每次比较动作得到的一个数字位，从高位至低位依次调整M个电容的控制信号。

在一些实施方式中，M位电容中，前两位电容的容值相等，第二位至第M位电容的电容值以2的幂次方递增。

在一些实施方式中，M位电容中的最低位电容被配置为冗余电容，比较器被配置为执行两次冗余比较动作；逻辑控制电路被配置为根据全部比较动作的结果得到M+1个数字位；其中M+1个数字位中的第二个数字位和第一个数字位为冗余数字位，且第二位数字位为逻辑控制电路控制冗余电容翻转所对应的数字位，第一个数字位为最低位数字位。