[发明专利]沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法

说明书

一种沟槽转角处栅氧具有高场强承受力的沟槽型碳化硅MOSFET栅的制备方法，步骤为：1在外延层上表面形成沟槽；2沉积覆盖多晶硅或非晶硅SiC外延层并填充满沟槽；3对外延层上表面进行平坦化处理；4保留沟槽底部的多晶硅或非晶硅；5在沟槽底部的多晶硅或非晶硅、裸露的沟槽侧壁和外延层上表面沉积SiN硬质掩蔽层；6保留沟槽侧壁的SiN硬质掩蔽层；7高温氧化沟槽底部的多晶硅或非晶硅；8刻蚀沟槽侧壁的SiN硬质掩蔽层；9高温氧化沟槽侧壁裸露的SiC。采用本发明的制备方法，利用在沟槽转角处沉积多晶硅后再氧化，形成局部二氧化硅的加厚，增加了沟槽转角处承受电场的能力，解决了现有技术中沟槽型SiC‑MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受场强过大的问题。

技术领域

本发明涉及半导体技术领域，特别涉及一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法。

背景技术

现代电子技术对半导体材料提出了高压、高频、高功率、高温以及抗辐射等新要求，而宽带隙第三代半导体材料SiC拥有宽禁带、高临界击穿电场、高饱和电子迁移率、高熔点和高热导率等优点，是制备功率电子器件的理想材料。在SiC开关器件中，SiC-MOSFET具有开关速度快、耐高压和功耗低等优点，SiC-MOSFET主要分为平面型和沟槽型，由于沟槽型器件采用的竖直沟道，电子迁移率更高且没有JFET效应，与平面型SiC-MOSFET相比，沟槽型SiC-MOSFET可以实现更低的导通电阻，因此沟槽型SiC-MOSFET具有更加广阔的发展前景。

沟槽型SiC-MOSFET采用源极与漏极分别在晶片上方与下方的垂直结构．但是，由于碳化硅的临界击穿电场强度较高，沟槽型SiC-MOSFET沟槽转角处的栅氧化层电场强度往往很高，当超过氧化层所能承受的范围时，容易导致器件破坏性失效。

在沟槽型SiC-MOSFET中，由于使用的半导体碳化硅晶圆通常为（0001）晶向，使得器件沟槽底部（0001）晶面的氧化速率显著低于沟槽侧壁的氧化速率，而沟槽侧壁的氧化层厚度受阈值电压的影响，不能加厚，这就造成沟槽侧壁和底部在同时氧化时，沟槽底部包括其转角处的氧化层厚度偏薄，进一步暴露了沟槽型SiC-MOSFET沟槽转角处的栅氧化层电场强度高的缺陷，使上述状况更加恶化。

面对上述缺陷，现有技术的解决方案主要如下：1.产品的设计者在器件性能上做出某种妥协和牺牲；2.采用特殊的晶体结构；3.通过改变沟槽底部掺杂浓度的方式减弱局部电场；4.通过离子注入的方式，增加沟槽底部碳化硅材料的氧化速率。这些改进方法都会显著提高工艺的复杂性和工艺成本，对设计带来很大的限制。

发明内容

本发明的目的是提出一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法。

为实现上述目的，本发明采取的技术方案为：

一种沟槽转角处栅氧具有高场强承受力的SiC-MOSFET栅的制备方法，包括如下步骤：

步骤S1：对SiC外延层进行图形化处理，使得在SiC外延层上表面刻蚀形成沟槽，并且沟槽深度范围为0.3-100um，开口宽度范围为0.3-5um；

步骤S2：沉积多晶硅或非晶硅，使其完全覆盖SiC外延层上表面，并填充满经过图形化处理形成的沟槽；

步骤S3：对SiC外延层上表面通过CMP或者干法刻蚀等半导体加工工艺进行平坦化处理，保留沟槽内的多晶硅或非晶硅，使得保留的多晶硅或非晶硅与SiC外延层上表面齐平；

步骤S4：刻蚀步骤S3中沟槽内的部分多晶硅或非晶硅，保留沟槽底部的多晶硅或非晶硅；