[发明专利]半导体结构在审
| 申请号： | 202010307343.8 | 申请日： | 2020-04-17 |
| 公开（公告）号： | CN111933717A | 公开（公告）日： | 2020-11-13 |
| 发明（设计）人： | 柯振伟;曾峥;黄圣懿 | 申请（专利权）人： | 联发科技(新加坡)私人有限公司 |
| 主分类号： | H01L29/786 | 分类号： | H01L29/786;H01L29/10 |
| 代理公司： | 深圳市威世博知识产权代理事务所(普通合伙) 44280 | 代理人： | 李庆波 |
| 地址： | 新加坡138628*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 结构 | ||
1.一种半导体结构，其特征在于，该半导体结构包括：
半导体基板；
N型阱区，被形成在该半导体基板中；
位于该N型阱区上方的全耗尽型绝缘体上硅FDSOI晶体管，该FDSOI晶体管包括：位于该N型阱区上方的掩埋氧化物层、位于该掩埋氧化物层上方的源极区、位于该掩埋氧化物层上方的漏极区、位于该掩埋氧化物层上方且在该源极区和该漏极区之间的绝缘体上硅SOI层，以及，位于该SOI层上方的金属栅极；
位于该N型阱区上方的第一浅沟槽隔离STI区；
位于该N型阱区上方的第一N型掺杂区，其中，该第一N型掺杂区与该FDSOI晶体管的该漏极区被该第一STI区分开；
位于该半导体基板上方的第二STI区；
位于该半导体基板上方的第一P型掺杂区，其中，该第一P型掺杂区与该第一N型掺杂区被该第二STI区分开；以及，
位于该第一P型掺杂区上方的第一互连组件且该第一互连组件被配置为将该第一P型掺杂区连接到地电位；
其中，没有互连组件被形成在该第一N型掺杂区的上方，使得该第一N型掺杂区和该N型阱区是浮置的。
2.根据权利要求1所述的半导体结构，其特征在于，该半导体结构还包括：
位于该半导体基板上方的未掺杂层；
其中，该第二STI区和该第一P型掺杂区通过该未掺杂层与该半导体基板分开。
3.根据权利要求1所述的半导体结构，其特征在于，该第一N型掺杂区的深度大于该源极区和该漏极区的深度。
4.根据权利要求1所述的半导体结构，其特征在于，该第一N型掺杂区的深度等于该第一P型掺杂区的深度。
5.根据权利要求1所述的半导体结构，其特征在于，该第一N型掺杂区的深度小于该第一STI区和该第二STI区的深度。
6.根据权利要求1所述的半导体结构，其特征在于，该半导体结构还包括：
位于该N型阱区上方的第三STI区；
位于该N型阱区上方的第二N型掺杂区，其中，该第二N型掺杂区与该FDSOI晶体管的该源极区被该第三STI区分开；
位于该半导体基板上方的第四STI区；
位于该半导体基板上方的第二P型掺杂区，其中，该第二P型掺杂区与该第二N型掺杂区被该第四STI区分开；以及，
位于该第二P型掺杂区上方的第二互连组件且该第二互连组件被配置为将该第二P型掺杂区连接到地电位。
7.根据权利要求6所述的半导体结构，其特征在于，没有互连组件被形成在该第二N型掺杂区的上方，使得该第二N型掺杂区是浮置的。
8.一种半导体结构，其特征在于，该半导体结构包括：
半导体基板；
N型阱区，被形成在该半导体基板中；
位于该半导体基板上方且与该N型阱区接触的未掺杂层；
位于该N型阱区上方的全耗尽型绝缘体上硅FDSOI晶体管，该FDSOI晶体管包括：位于该N型阱区上方的掩埋氧化物层、位于该掩埋氧化物层上方的源极区、位于该掩埋氧化物层上方的漏极区、位于该掩埋氧化物层上方且在该源极区和该漏极区之间的绝缘体上硅SOI层，以及，位于该SOI层上方的金属栅极；
位于该未掺杂层上方的第一浅沟槽隔离STI区；
位于该未掺杂层上方的第一P型掺杂区，其中，该第一P型掺杂区与该FDSOI晶体管的该漏极区被该第一STI区分开；以及，
位于该第一P型掺杂区上方的第一互连组件且该第一互连组件被配置为将该第一P型掺杂区连接到地电位。
9.根据权利要求8所述的半导体结构，其特征在于，该第一P型掺杂区的深度大于该源极区和该漏极区的深度。
10.根据权利要求8所述的半导体结构，其特征在于，该第一P型掺杂区的深度小于该第一STI区的深度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技(新加坡)私人有限公司，未经联发科技(新加坡)私人有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010307343.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
