[发明专利]基于锁相环的多脉冲波形整流触发电路

权利要求书

1.一种基于锁相环的多脉冲波形整流触发电路，其特征在于，包括：锁相倍频单元、反相单元和移位控制单元；

所述锁相倍频单元的第一输入端输入预设驱动脉冲，所述锁相倍频单元的第二输入端输入预设时钟信号，所述锁相倍频单元的输出端输出间隔(2π/3N)的3N路驱动脉冲波形，N为大于等于2的正整数；

所述反相单元的输入端连接所述锁相倍频单元的第二输入端，所述反相单元的输出端连接所述移位控制单元的第一输入端，所述反相单元，用于将所述预设时钟信号进行反相处理；

所述移位控制单元的第二输入端输入预设驱动脉冲，所述移位控制单元的第三输入端输入预设综合保护信号，所述移位控制单元的输出端输出移相3N路驱动脉冲波形，所述移位控制单元用于根据所述预设驱动脉冲和预设整流综合保护信号对反相处理后的3N路驱动脉冲波形进行控制以及第二倍频处理后，得到滞后所述3N路驱动脉冲波形(π/3N)的移相3N路驱动脉冲波形；

所述3N路驱动脉冲波形和所述移相3N路驱动脉冲波形共同构成6N路整流脉冲波形。

2.如权利要求1所述的基于锁相环的多脉冲波形整流触发电路，其特征在于，所述反相单元包括：非门；

所述非门的输入端连接所述锁相倍频单元的第二输入端，所述非门的输出端连接所述移位控制单元的第一输入端。

3.如权利要求1或2所述的基于锁相环的多脉冲波形整流触发电路，其特征在于，所述移位控制单元包括：触发器子单元和移位计数子单元；

所述触发器子单元的第一输入端输入预设驱动脉冲，所述触发器子单元的第二输入端输入预设综合保护信号，所述触发器子单元的输出端连接所述移位计数子单元的第二输入端；

所述移位计数子单元的第一输入端连接所述反相单元的输出端，所述移位计数子单元的输出端为所述移位控制单元的输出端。

4.如权利要求3所述的基于锁相环的多脉冲波形整流触发电路，其特征在于，所述触发器子单元包括：触发器、电阻R1、电容C1以及二极管D1；

所述触发器的时钟输入端输入所述预设驱动脉冲；

所述触发器的数据输入端输入预设综合保护信号；

所述触发器的直接置位端和直接复位端接地；

所述触发器的反码输出端连接所述二极管D1的正极，所述二极管D1的负极分别连接所述电阻R1的一端、所述电容C1的一端以及输出端，所述电阻R1的另一端和所述电容C1的另一端接地。

5.如权利要求3所述的基于锁相环的多脉冲波形整流触发电路，其特征在于，所述移位计数子单元包括：至少一个第一移位计数器以及二极管D2；

当所述移位计数子单元包括一个第一移位计数器时，所述第一移位计数器的清除端分别连接所述触发器子单元的输出端以及所述二极管D2的负极，所述二极管D2的正极连接所述第一移位计数器的计数脉冲输出端QA，A为正整数，且1≤A≤9；

所述第一移位计数器的时钟输入端连接所述反相单元的输出端；

所述第一移位计数器的电源负极端连接所述第一移位计数器的禁止端后接地；所述第一移位计数器的电源正极端接入预设电压的电源；

所述第一移位计数器的计数脉冲输出端Q1和计数脉冲输出端QB分别用于输出移相3N路驱动脉冲波形，B为正整数，且2≤B≤9；

当所述移位计数子单元包括一个以上的第一移位计数器时，将前一个第一移位计数器的计数脉冲输出端Q1连接后一个第一移位计数器的时钟输入端，最后一个第一移位计数器的计数脉冲输出端QM连接最后一个第一移位计数器的清除端，以构成移相多倍频驱动脉冲波形，所述移相多倍频驱动脉冲波形至少包括移相十二路驱动脉冲波形、移相十八路驱动脉冲波形、移相二十四路驱动脉冲波形以及移相四十八路驱动脉冲波形，M为正整数，且0≤M≤9。

6.如权利要求5所述的基于锁相环的多脉冲波形整流触发电路，其特征在于，所述移位计数子单元还包括：滤波模块；

所述滤波模块连接所述第一移位计数器的时钟输入端。