[发明专利]显示驱动电路及显示装置

权利要求书

1.一种显示驱动电路，应用于显示装置中，其特征在于，包括多个驱动组，每个所述驱动组与所述显示装置的全部扫描线电性连接，所述扫描线与所述显示装置的显示单元电性连接，每个所述驱动组通过所述扫描线控制所述显示装置的显示功能；

每个所述驱动组均电性连接一触发信号线，所述触发信号线控制所述多个驱动组交替驱动所述显示装置进行显示。

2.根据权利要求1所述的显示驱动电路，其特征在于，所述显示驱动电路包括第一驱动组和第二驱动组，所述第一驱动组电性连接第一触发信号线，所述第二驱动组电性连接第二触发信号线，所述第一驱动组和所述第二驱动组交替驱动所述显示装置进行显示；

所述第一驱动组和所述第二驱动组分别包括多级驱动单元，每一级所述驱动单元的级联信号输出端均电性连接所述扫描线。

3.根据权利要求2所述的显示驱动电路，其特征在于，所述第一驱动组的所述级联信号输出端通过第一开关晶体管电性连接至所述扫描线，所述第二驱动组的所述级联信号输出端通过第二开关晶体管电性连接至所述扫描线。

4.根据权利要求2所述的显示驱动电路，其特征在于，每一级所述驱动单元包括：

上拉控制单元，与第一时钟信号输入端、第一级联信号输入端及第一节点电性连接，用于在所述第一时钟信号输入端输入的信号的控制下将所述第一级联信号输入端输入的信号传输至所述第一节点；

上拉单元，与所述第一节点、第二时钟信号输入端及第二节点电性连接，用于在所述第一节点的信号控制下将所述第二时钟信号输入端输入的信号传输至所述第二节点，所述第二节点电性连接所述级联信号输出端；

下拉单元，与所述第二节点、第三节点及第二低压信号输入端电性连接，用于在所述第三节点的信号控制下将所述第二低压信号输入端输入的信号传输至所述第二节点；

下拉控制单元，与所述第一节点、第二级联信号输入端及第一低压信号输入端电性连接，用于在所述第二级联信号输入端输入的信号控制下将所述第一低压信号输入端输入的信号传输至所述第一节点；

下拉维持单元，与所述第一节点、所述第三节点、高压信号输入端及所述第一低压信号输入端电性连接，用于在所述第一节点的信号控制下将所述第一低压信号输入端输入的信号或所述高压信号输入端输入的信号传输至所述第三节点。

5.根据权利要求4所述的显示驱动电路，其特征在于，

所述上拉单元包括电容和第一晶体管，所述电容的第一端电性连接所述第二时钟信号输入端，所述电容的第二端电性连接所述第一节点；所述第一晶体管的栅极电性连接所述第一节点，所述第一晶体管的源极电性连接所述第二时钟信号输入端，所述第一晶体管的漏极电性连接所述第二节点；

所述上拉控制单元包括第二晶体管，所述第二晶体管的栅极电性连接所述第一时钟信号输入端，所述第二晶体管的源极电性连接所述级联信号输入端，所述第二晶体管的漏极电性连接所述第一节点；

所述下拉单元包括第三晶体管，所述第三晶体管的栅极电性连接所述第三节点，所述第三晶体管的源极电性连接所述第二低压信号输入端，所述第三晶体管的漏极电性连接所述第二节点；

所述下拉控制单元包括第四晶体管，所述第四晶体管的栅极电性连接所述第二级联信号输入端，所述第四晶体管的源极电性连接所述第一低压信号输入端，所述第四晶体管的漏极电性连接所述第一节点；

所述下拉维持单元包括第五晶体管、第六晶体管和第七晶体管，所述第五晶体管的源极和所述第六晶体管的源极电性连接所述第一低压信号输入端，所述第五晶体管的漏极和所述第六晶体管的栅极电性连接所述第一节点，所述第五晶体管的栅极和所述第六晶体管的漏极电性连接所述第三节点，所述第七晶体管的栅极和源极电性连接所述高压信号输入端，所述第七晶体管的漏极电性连接所述第三节点。

6.根据权利要求4所述的显示驱动电路，其特征在于，所述第一驱动组中的第1级所述驱动单元的所述第一级联信号输入端电性连接所述第一触发信号线；所述第二驱动组中的第1级所述驱动单元的所述第一级联信号输入端电性连接所述第二触发信号线。