[发明专利]一种带ESD保护结构的trench分离栅DMOS器件制作方法有效

专利信息
申请号: 202010313159.4 申请日: 2020-04-20
公开(公告)号: CN111490094B 公开(公告)日: 2022-08-02
发明(设计)人: 廖远宝;洪根深;吴建伟;徐政;吴锦波;徐海铭 申请(专利权)人: 中国电子科技集团公司第五十八研究所
主分类号: H01L29/40 分类号: H01L29/40;H01L29/78;H01L27/02;H01L21/336
代理公司: 无锡派尔特知识产权代理事务所(普通合伙) 32340 代理人: 杨立秋
地址: 214000 *** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 esd 保护 结构 trench 分离 dmos 器件 制作方法
【权利要求书】:

1.一种带ESD保护结构的trench分离栅DMOS器件制作方法,其特征在于,包括:

在N型外延片生长氧化层、淀积氮化硅层和TEOS层,挖出若干个Trench结构;

在Trench结构中制作一层氧化层,并填充掺杂N型多晶硅;

对Trench结构中多晶硅进行刻蚀,再将有源区Trench结构侧壁的上部分氧化层去除掉;

在Trench结构中填充介质,研磨外延片至表面平坦,使氮化硅层和氧化硅处于同一平面;

形成保护二极管结构并实现P型掺杂;分离栅底部结构和保护二极管结构;

完成栅极引出,阱工艺和源区引出;

通过光刻和腐蚀实现通孔引出和金属互联;

形成保护二极管结构并实现P型掺杂包括:把用于保护二极管的多晶硅淀积在外延片上,并且通过离子注入的方式,实现P型掺杂;

保留栅区用来做保护二极管结构的多晶硅,通过多晶腐蚀来刻蚀掉其他区域的多晶硅;

分离栅底部结构和保护二极管结构包括:

利用光刻和腐蚀,把有源区Trench结构中的氧化层腐蚀到需要保留的厚度。

2.如权利要求1所述的带ESD保护结构的trench分离栅DMOS器件制作方法,其特征在于,所述N型外延片生长的氧化层厚度大淀积的氮化硅层厚度为TEOS层厚度为

3.如权利要求1所述的带ESD保护结构的trench分离栅DMOS器件制作方法,其特征在于,对Trench结构中多晶硅进行刻蚀包括:

通过刻蚀使所有Trench结构中多晶硅的高度低于外延片表面;

把外围隔离Trench结构,以及底部多晶需要引出的Trench结构覆盖光刻胶,对其余Trench结构中的多晶硅进行刻蚀。

4.如权利要求1所述的带ESD保护结构的trench分离栅DMOS器件制作方法,其特征在于,完成栅极引出,阱工艺和源区引出;通过光刻和腐蚀实现通孔引出和金属互联包括:

生长栅氧化层和淀积N型多晶栅,并通过多晶栅回刻工艺完成栅级引出;

通过注入P型杂质和退火工艺,完成阱工艺;

利用源区光刻和注入,实现源区引出;

利用光刻和腐蚀实现通孔引出和金属互联。

5.如权利要求1所述的带ESD保护结构的trench分离栅DMOS器件制作方法,其特征在于,所述Trench结构的深度为2~4μm。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国电子科技集团公司第五十八研究所,未经中国电子科技集团公司第五十八研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202010313159.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top