[发明专利]一种多核同构DSP处理器测试系统及方法

说明书

一种多核同构DSP处理器测试系统及方法，测试系统包括DSP测试板与自动测试单元；所述的DSP测试板上设置DSP处理器、存储器和切换单元，存储器中预烧录DSP处理器控制软件，DSP处理器的一路外部设备接口通过切换单元分别连接存储器和自动测试单元；DSP测试板上的DSP处理器、存储器以及切换单元与所述的自动测试单元之间按照适配两者接口的方式进行电信号连接；所述的自动测试单元通过指令信号控制DSP处理器完成预设动作，自动测试单元配合DSP处理器完成各种功能实现面向应用的测试验证。本发明独立可靠，通用性强，满足面向应用的DSP处理器测试要求；同时高效便捷，能够有效降低测试成本。

技术领域

本发明属于集成电路测试领域，具体涉及一种多核同构DSP处理器测试系统及方法。

背景技术

传统DSP处理器的集成电路测试方法，由集成电路设计方根据DSP处理器的预设原理和预设功能，在集成电路设计仿真平台进行DSP处理器各种功能的仿真、输出，然后由集成电路测试方使用专用格式转换工具转换为集成电路测试图形供DSP处理器测试使用。

由于测试图形来自于集成电路设计方，存在以下缺陷：一方面，若集成电路设计方漏掉DSP处理器的若干功能，未进行仿真输出，将直接造成若干功能未进行测试，出现检验漏洞；另一方面，DSP处理器使用方在使用该集成电路前，委托第三方检测机构从应用角度对DSP处理器进行测试验证，第三方检测机构不能使用集成电路设计方仿真输出形成的测试图形。

第三方检测机构从应用角度对集成电路测试验证时，DSP处理器所属的数字集成电路，通过真值表法或仿真下载器法进行测试。真值表法是指采用数字电路中的真值表进行0和1的组合逻辑和时序逻辑的遍历，来表征集成电路的功能。由于DSP处理器特别是多核同构DSP处理器的高度复杂性，其逻辑规模往往在百万以上，使用真值表遍历方法所耗费的时间将是天文数字，远远超出了该方法的使用范围。在复杂可编程集成电路测试中采用的仿真下载器法，首先在编程平台采用仿真下载器将配置软件下载到SOC中，再在自动测试平台运行SOC中的配置软件进行测试，这种方法存在的最大缺陷在于步骤复杂、耗费人力和时间，整个过程需要先后在仿真下载平台和自动测试平台操作，在集成电路规模量产测试中效率很低。

综上，传统DSP处理器的集成电路设计图形测试法、真值表遍历法无法测试包括多核同构DSP处理器在内的DSP处理器，而仿真下载器测试法有操作复杂、效率低下的固有缺陷。

发明内容

本发明针对上述现有技术中DSP处理器测试复杂、效率低下的问题，提供一种多核同构DSP处理器测试系统及方法，独立可靠，通用性强，高效便捷，能够有效降低测试成本。

为了实现上述目的，本发明采用如下的技术方案：

一种多核同构DSP处理器测试系统，包括DSP测试板与自动测试单元；所述的DSP测试板上设置DSP处理器、存储器和切换单元，存储器中预烧录DSP处理器控制软件，DSP处理器的一路外部设备接口通过切换单元分别连接存储器和自动测试单元；DSP测试板上的DSP处理器、存储器以及切换单元与所述的自动测试单元之间按照适配两者接口的方式进行电信号连接；所述的自动测试单元通过指令信号控制DSP处理器完成预设动作，所述的自动测试单元配合DSP处理器完成各种功能实现面向应用的测试验证。

所述DSP处理器的预设动作先后包括上电复位、引导加载、控制软件运行以及功能执行。

所述的DSP处理器按照数据格式划分为定点DSP处理器、浮点DSP处理器和定点浮点DSP处理器；其中，所述的定点DSP处理器以定点格式参与运算，浮点DSP处理器以浮点形式参与运算，定点浮点DSP处理器以定点或浮点格式参与运算。