[发明专利]高速低电压串行链路接收器及其方法

说明书

一种串行链路接收器及其方法，所述接收器包括被动式连续时间线性均衡器(CTLE)、共栅极放大器、第一主动式电感器、共源极CTLE、第二主动式电感器、及决策电路。该被动式CTLE接收第一节点的第一电压信号并依据第一控制信号输出第一电流信号至第二节点。该共栅极放大器接收该第一电流信号并依据第二控制信号在第三节点输出第二电压信号。该第一主动式电感器在该第三节点提供一电感负载。该共源极CTLE接收该第二电压信号并依据第三控制信号在第四节点输出第三电压信号。该第二主动式电感器在该第四节点提供电感负载。该决策电路用以接收该第三电压信号，以及依据时钟信号输出决策。

技术领域

本公开涉及一种串行链路(serial link)接收器，特别是一种具有改善的阻抗匹配及等化的高速串行链路接收器。

背景技术

一串行链路包括一传输器、一通道和一接收器。传输器将第一数据序列转换为包括一连续符元(symbols)的第一电压信号。串行链路的速度以该连续符元的单位区间为表征：单位区间越短，速度越快。第一电压信号被发射到通道的第一端，沿着通道传播，最终在通道的第二端被转换成第二电压信号。接收器接收、处理及检测第二电压信号并将其转换为第二数据序列。除时间延迟以外，接收器的目的在于确保第二数据序列与第一数据序列相同。实际上，第二电压信号会受到如通道色散(dispersion)的减损而无法被可靠地检测。或者，第二电压信号需要转换为第三电压信号，第三电压信号可通过等化的方式来补偿通道所造成的色散，而被可靠地检测。

然而，实际上，等化(equalization)本身也会造成如直流偏移(DC offsets)、参入噪声(additive noises)、非线性失真(nonlinear distortion)及次要色散(secondarydispersion)等减损。较高速的串行链路因具有较短的单位区间而具有较小的误差范围，因此较容易受到次要色散的影响。此外，通道第二端与接收器的输入端的阻抗匹配非常重要，以减缓因阻抗不匹配的反射所导致的加重色散。

串行链路接收器通常是由单芯片集成电路使用互补式金属氧化物半导体(CMOS，Complementary Metal-Oxide-Semiconductor)工艺所制造的。CMOS工艺技术的趋势是采用低供给电压(low supply voltage)以减少功率消耗。然而，低供给电压通常对于像是接收器的电路设计面临重大挑战，其原因在于低供给电压导致较小的净空(small headroom)，进而限制信噪比(signal to noise ratio)。电源供应器也常是造成参入噪声的主要原因，因此，接收器必须具备良好的抗噪声能力，以减缓来自电源供应器的噪声的影响。

鉴于上述，本公开提供一种高速低电压串行链路接收器，以满足阻抗匹配及等化，且同时有效减缓直流偏移、电源供应器噪声、非线性失真及次要色散所造成的影响。

发明内容

依据一实施例，一种接收器包括一被动式(passive)连续时间线性均衡器(continuous-time linear equalizer，以下称CTLE)、一共栅极(CG，common-gate)放大器、一第一主动式电感器、一共源极(CS，common-source)CTLE、一第二主动式电感器、及一决策电路。该被动式CTLE用以接收一第一节点的一第一电压信号并依据一第一控制信号输出一第一电流信号至一第二节点。该共栅极放大器用以接收该第一电流信号并依据一第二控制信号在一第三节点输出一第二电压信号。该第一主动式电感器用以在该第三节点提供一电感负载(inductive load)。该共源极CTLE用以接收该第二电压信号并依据一第三控制信号在一第四节点输出一第三电压信号。该第二主动式电感器用以在该第四节点提供一电感负载。该决策电路用以接收该第三电压信号，以及依据一时钟信号输出一第一决策。其中该第一控制信号的一第一部分决定在该第一节点的一输入电阻及该被动式CTLE的一低频增益。该第一控制信号的一第二部分决定该被动式CTLE的一高频增益。该第三控制信号的一第一部分决定该共源极CTLE的一低频增益。该第三控制信号的一第二部分决定该共源极CTLE的一过渡频率(transition frequency)。