[发明专利]包括低K介电层的半导体芯片

权利要求书

1.一种半导体芯片，所述半导体芯片包括：

器件层，位于基底上，器件层包括多个半导体器件；

布线结构和下布线间介电层，均位于器件层上，下布线间介电层围绕布线结构并且具有比氧化硅的介电常数低的介电常数；

上布线间介电层，位于下布线间介电层上，上布线间介电层具有等于或高于氧化硅的介电常数的介电常数；

隔离凹陷，沿着基底的边缘，隔离凹陷形成在下布线间介电层的侧表面和上布线间介电层的侧表面上，隔离凹陷具有处于等于或低于下布线间介电层的底表面的水平的水平的底表面；以及

覆盖介电层，覆盖下布线间介电层和上布线间介电层的侧表面和隔离凹陷的底表面。

2.根据权利要求1所述的半导体芯片，其中，

基底在平面图中具有形成矩形形状的四条边，并且

覆盖介电层具有沿着基底的四条边中的至少一条边的台阶部。

3.根据权利要求2所述的半导体芯片，其中，

覆盖介电层的台阶部沿着基底的四条边延伸。

4.根据权利要求2所述的半导体芯片，其中，

覆盖介电层的台阶部处于比下布线间介电层的顶表面的水平高的水平，并且处于比上布线间介电层的顶表面的水平低的水平。

5.根据权利要求2所述的半导体芯片，其中，

覆盖介电层的台阶部处于比上布线间介电层的顶表面的水平高的水平。

6.根据权利要求1所述的半导体芯片，其中，

基底在平面图中具有形成矩形形状的四条边，并且

覆盖介电层具有沿着基底的四条边中的一些边的沟槽部。

7.根据权利要求1所述的半导体芯片，其中，

在隔离凹陷中，下布线间介电层的侧表面具有凹凸部，并且

覆盖介电层包括下覆盖介电层，下覆盖介电层覆盖下布线间介电层的凹凸部，并且共形地覆盖上布线间介电层的顶表面的至少一部分以及隔离凹陷的内表面和底表面。

8.根据权利要求7所述的半导体芯片，其中，

覆盖介电层还包括上覆盖介电层，上覆盖介电层填充隔离凹陷并且覆盖下覆盖介电层。

9.根据权利要求7所述的半导体芯片，其中，

覆盖介电层还包括上覆盖介电层，上覆盖介电层覆盖下覆盖介电层的位于上布线间介电层的顶表面上的部分。

10.根据权利要求1所述的半导体芯片，其中，

布线结构包括多个布线层，所述多个布线层包括在所述多个布线层之中处于最低水平的下布线层，并且

下布线层的底表面与下布线间介电层的底表面处于同一水平。

11.根据权利要求1所述的半导体芯片，其中，

布线结构包括多个布线层，所述多个布线层包括在所述多个布线层之中处于最低水平的下布线层，并且

下布线层的顶表面与下布线间介电层的底表面处于同一水平。

12.根据权利要求11所述的半导体芯片，所述半导体芯片还包括：

底垫，位于基底的底表面上；以及

贯穿电极，穿过器件层和基底并且将下布线层电连接到底垫。

13.一种半导体芯片，所述半导体芯片包括：

器件层，位于基底上，器件层包括多个半导体器件；

布线结构和下布线间介电层，均位于器件层上，下布线间介电层围绕布线结构；

上布线间介电层，位于下布线间介电层上；

隔离凹陷，沿着基底的整个边缘布置，并且从上布线间介电层的顶表面至少延伸到与下布线间介电层的底表面的水平相同的水平；以及

上覆盖介电层，填充隔离凹陷，覆盖上布线间介电层的顶表面的至少一部分，并且具有沿着基底的边缘的至少一部分的台阶部。