[发明专利]一种电压采集装置

说明书

本发明提供一种电压采集装置，采用AD7606‑8作为模数转换器，采用以太网上位机通讯，采用ARM+FPGA的硬件架构，由ARM完成协议处理、参数配置、滤波器系数生成、数据读取、数据管理等工作，FPGA完成A/D转换控制、FIR数字滤波、数据缓存等工作。设备接收上位机的命令消息，从消息提取采样频率、采样模式、滤波器参数等参数并配置。数据采集由上位机控制，采集完成后，ARM通过FSMC总线读取FPGA数据缓存区中的数据，并根据设置将数据发送给上位机或者直接存储到SD卡中。FIR低通由ARM和FPGA配合实现，根据采样频率、截止频率等滤波参数完成滤波器系数的计算、量化和滤波器结构的调整。最终利用FPGA并行执行的优势，同时完成对8个通道电压信号的采集和参数可变的FIR低通数字滤波。

技术领域

本发明涉及数据采集技术领域，具体的说是一种电压采集装置。

背景技术

数据采集作为数据获取的重要手段，随着科学技术的进步和各个行业的发展，得到了飞速的发展并在诸多行业或领域都有着重要的作用。在数据采集系统中，数据采集模块的作用是十分重要的，数据采集模块的性能直接影响采样系统的采样性能。在目前众多的采集模块中，基于FPGA的数据采集模块，具有实时性强、采集速率可靠、数据运算速度快、多模块并行运行等优点，尤其在多通道的数据采集中具有很大的优势，然而却无法实现复杂的通讯交互以及对采样数据和配置参数进行高效的管理。采用MCU或者DSP为核心的数据采集模块，一方面能够以各种协议栈为基础实现复杂的通讯，另一方面能够使用文件系统对数据和配置参数进行高效的管理，但是在由于其指令串行执行的特点，无法保证各个模块之间的独立性，数据的处理、传输等操作都会对数据采集进行影响，难以保证数据采集的实时性和稳定性。

为了消除采样数据中的高频噪声，通常采用数字滤波的方式对数据进行处理。目前在嵌入式系统中，FIR滤波器通常采用MCU、DSP、FPGA进行实现。采用MCU或者DSP的滤波器能够直接对浮点数形式的滤波器系数进行运算，但是运算速度较慢，滤波运算会影响其他模块运行；采用FPGA的滤波器具有运算速度快的特点，能够以独立的模块进行滤波，但是在浮点数计算方面存在不足，需要对系数量化后，灵活性较低。

电压信号是传感器输出的非常重要的一个参数，对电压的精确采集和分析是保证数据采集系统获得正确信息的关键因素之一。通过上述分析可知，现有技术中的数据采集模块在应用到电压采集的时候存在许多不足。

发明内容

为了解决现有技术中的不足，本发明提供一种电压采集装置，能够高效并且灵活地采集电压信号。

为了实现上述目的，本发明采用的具体方案为：一种电压采集装置，包括依次电性连接的模数转换器、数据处理单元、采集控制单元和以太网模块；所述模数转换器与信号源电性连接；所述数据处理单元包括A/D控制模块、低通滤波模块、数据缓存模块、采集管理模块和第一通信模块，其中A/D控制模块与所述模数转换器电性连接，数据缓存模块与A/D控制模块和数据缓存模块均通信连接，采集管理模块与A/D控制模块、低通滤波模块和数据缓存模块均通信连接，第一通信模块与采集管理模块和数据缓存模块均通信连接；所述采集控制单元包括协议处理模块、控制信号生成模块、数据管理模块和第二通信模块，其中协议处理模块通过所述以太网模块与上位机相连接，第二通信模块与所述第一通信模块通信连接，控制信号生成模块、协议处理模块和数据管理模块均与第一通信模块通信连接，协议处理模块与控制信号生成模块和数据管理模块均通信连接。

作为上述电压采集装置的进一步优化：所述数据处理单元还包括信号分支模块和信号选择模块，其中信号分支模块与所述A/D控制模块、所述采集管理模块、所述低通滤波模块和信号选择模块均通信连接，信号选择模块还与低通滤波模块和所述数据缓存模块通信连接。

作为上述电压采集装置的进一步优化：所述第一通信模块和所述第二通信模块均设置为FSMC总线模块。

作为上述电压采集装置的进一步优化：所述控制信号生成模块包括参数配置子模块、状态获取子模块和滤波系数生成子模块。