[发明专利]半导体器件结构及其制备方法

权利要求书

1.一种半导体器件结构的制备方法，其特征在于，所述制备方法包括如下步骤：

提供半导体结构，所述半导体结构包括若干个器件沟道孔、虚拟沟道孔以及若干个与所述器件沟道孔一一对应且位于所述器件沟道孔的下方的第一底部外延层，其中，所述虚拟沟道孔的特征尺寸大于所述器件沟道孔的特征尺寸，且所述器件沟道孔的内壁上形成有第一功能层，所述虚拟沟道孔的内壁上形成有第二功能层；

于所述半导体结构上形成显露所述虚拟沟道孔且覆盖所述器件沟道孔的掩膜层；

在所述掩膜层的遮挡下至少于所述虚拟沟道孔中填充介质阻挡层；以及

去除所述掩膜层以及所述器件沟道孔底部的所述第一功能层以显露所述第一底部外延层。

2.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述半导体结构包括衬底及形成于所述衬底上的叠层结构，所述叠层结构包括交替叠置的牺牲层及介质层，其中，所述器件沟道孔及所述虚拟沟道孔均形成于所述叠层结构中，所述第一底部外延层形成于所述叠层结构中并延伸至所述衬底中。

3.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述第一功能层包括自所述器件沟道孔的侧壁向内依次排布的第一功能侧壁层及第一沟道层；所述第二功能层包括自所述虚拟沟道孔的侧壁向内依次排布的第二功能侧壁层及第二沟道层。

4.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述器件沟道孔包括若干个上下连通的子器件沟道孔；所述虚拟沟道孔包括若干个上下连通的子虚拟沟道孔。

5.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述半导体结构还包括若干个与所述虚拟沟道孔一一对应且位于所述虚拟沟道孔的下方的第二底部外延层。

6.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述介质阻挡层的材料包括氧化硅、氮化硅以及光刻胶中的任意一种。

7.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述介质阻挡层还形成于所述虚拟沟道孔周围的所述半导体结构及所述掩膜层上。

8.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述介质阻挡层中还形成有间隙腔。

9.根据权利要求1所述的半导体器件结构的制备方法，其特征在于，所述虚拟沟道孔的特征尺寸介于所述器件沟道孔的特征尺寸的1-1.5倍之间。

10.根据权利要求1-9中任意一项所述的半导体器件结构的制备方法，其特征在于，所述掩膜层包括依次形成于所述半导体结构上的第一掩膜层及第二掩膜层。

11.根据权利要求10所述的半导体器件结构的制备方法，其特征在于，所述第二掩膜层与所述第二功能层的选择比介于20:1-40：1之间；所述第一掩膜层与所述第二功能层的选择介于20:1-40：1之间。