[发明专利]沟槽外延填充方法

说明书

本发明公开了一种沟槽外延填充方法，包括步骤：步骤一、在半导体衬底上形成沟槽；步骤二、进行外延生长填充第一外延层，外延生长的生长速率设置为随第一外延层围成的开口结构的顶部宽度的逐渐变小而逐渐变小。本发明能在保证填充效果的条件下提高填充速率，从而能提高产能并降低成本。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种沟槽外延填充方法。

背景技术

超级结为由形成于半导体衬底中的交替排列的P型薄层也称P型柱(Pillar)和N型薄层也称N型柱组成，采用了超级结的器件为超级结器件如超级结MOSFET。利用P型薄层和N型薄层电荷平衡的体内降低表面电场(Resurf)技术能提升器件的反向击穿电压的同时又保持较小的导通电阻。

超级结的PN间隔的Pillar结构是超级结的最大特点。现有制作PN间隔的pillar结构主要有两种方法，一种是通过多次外延以及离子注入的方法获得，另一种是通过深沟槽刻蚀以及外延(EPI)填充的方式来制作。后一种方法是通过沟槽工艺制作超级结器件，需要先在半导体衬底如硅衬底表面的N型掺杂外延层上刻蚀一定深度和宽度的沟槽，然后利用外延填充(EPI Filling)的方式在刻出的沟槽上填充P型掺杂的硅外延。

沟槽填充方案的超级结关键技术难点在于沟槽填充工艺。沟槽填充利用刻蚀和填充同步的方式进行。刻蚀是为了消除沟槽顶部形成提前闭合，从而避免在沟槽内部产生空洞等缺陷问题而引入的。但是由于刻蚀效应的存在，填充速度特别慢，外延填充效率很低，成本极高。特别是超级结的步进(Pitch)不断缩小，沟槽开口不断缩小的情况下，需要更慢的填充速率来达到好的填充效果，对于产能的占用愈加显著，成本显著上升。

发明内容

本发明所要解决的技术问题是提供一种沟槽外延填充方法，能在保证填充效果的条件下提高填充速率，从而能提高产能并降低成本。

为解决上述技术问题，本发明提供的沟槽外延填充方法包括如下步骤：

步骤一、在半导体衬底上形成沟槽。

步骤二、进行外延生长在所述沟槽中填充第一外延层，所述外延生长会从所述沟槽的底部表面和侧面同时生长，在所述外延生长过程中，所述第一外延层会围成一个开口结构。

所述外延生长的生长速率设置为随所述开口结构的顶部宽度的变化而变化，随着所述外延生长时间不断增加，所述开口结构的顶部宽度逐渐变小，所述外延生长的生长速率也逐渐变小。

进一步的改进是，所述外延生长的生长速率还设置为满足：随着所述外延生长时间不断增加，使所述开口结构的两个侧面的夹角逐渐增加。

进一步的改进是，当所述开口结构的最底部位于所述沟槽的顶部表面以上时，所述外延生长结束。

进一步的改进是，所述外延生长过程中同时通入沉积气体和刻蚀气体。

所述外延生长的生长速率的降低通过降低所述沉积气体的流量实现。

或者，所述外延生长的生长速率的降低通过增加所述刻蚀气体的流量实现。

或者，所述外延生长的生长速率的降低通过增加所述刻蚀气体的流量和同时降低所述沉积气体的流量实现。

进一步的改进是，所述半导体衬底为硅衬底。

进一步的改进是，所述第一外延层为硅外延层。

进一步的改进是，所述刻蚀气体包括HCl；所述沉积气体包括SiH₄。

进一步的改进是，同一所述半导体衬底上形成有多个所述沟槽。

进一步的改进是，沟槽外延填充工艺用于形成超级结。

进一步的改进是，步骤一中所述半导体衬底具有第一导电类型掺杂。