[发明专利]一种面向APD阵列非均匀性的自适应校正电路

权利要求书

1.一种面向APD阵列非均匀性的自适应校正电路，其特征在于，包括参考单元、阵列单元、鉴相器模块、电荷泵模块和电容Cout，所述参考单元和所述阵列单元同时连接所述鉴相器模块的输入端，所述鉴相器模块的输出端连接所述电荷泵模块的输入端，所述电荷泵模块的输出端连接所述电容Cout和所述参考单元，其中，

所述参考单元，在预设时间用预设强度的单光子激励第一雪崩光电二极管(APD1)产生持续的第一雪崩光电流，根据所述第一雪崩光电流产生标准数字信号；

所述阵列单元，在所述预设时间用所述预设强度的所述单光子激励第二雪崩光电二极管(APD2)产生持续的第二雪崩光电流，根据所述第二雪崩光电流产生校正数字信号；

所述鉴相器模块，用于接收所述标准数字信号和所述校正数字信号，若所述标准数字信号超前所述校正数字信号则得到UP信号，若所述校正数字信号超前所述标准数字信号则得到DN信号；

所述电荷泵模块，用于接收所述UP信号或者所述DN信号，根据所述UP信号产生充电信号或者根据所述DN信号产生放电信号；

所述电容Cout，根据所述充电信号进行充电得到第一电压信号或者根据所述放电信号进行放电得到第二电压信号，并将所述第一电压信号或者所述第二电压信号反馈至所述参考单元的第一比较器(comp1)，直至所述标准数字信号和所述校正数字信号的相位差为零。

2.根据权利要求1所述的面向APD阵列非均匀性的自适应校正电路，其特征在于，所述参考单元包括第一复位管(RESET1)、第一雪崩光电二极管(APD1)、第一寄生电容(Cfet1)、第一比较器(comp1)、第一反相器(INV1)、第二反相器(INV2)，其中，

所述第一雪崩光电二极管(APD1)阴极连接Vpower电压输入端，所述第一雪崩光电二极管(APD1)的阳极连接所述第一复位管(RESET1)的漏极、所述第一寄生电容(Cfet1)的第一端、所述第一比较器(comp1)的同相输入端和所述第一比较器(comp1)的输出端，所述第一复位管(RESET1)的源极连接接地端(GND)，所述第一复位管(RESET1)的栅极连接RES复位信号端，所述第一寄生电容(Cfet1)的第二端连接接地端(GND)，所述第一比较器(comp1)的反相输入端连接至所述电荷泵模块和所述电容Cout之间，所述第一比较器(comp1)的输出端连接所述第一反相器(INV1)的输入端，所述第一反相器(INV1)的输出端连接所述第二反相器(INV2)的输入端，所述第二反相器(INV2)的输出端连接所述鉴相器模块的V3输入端。

3.根据权利要求2所述的面向APD阵列非均匀性的自适应校正电路，其特征在于，所述阵列单元包括第二复位管(RESET2)、第二雪崩光电二极管(APD2)、第二寄生电容(Cfet2)、第二比较器(comp2)、第三反相器(INV3)、和第四反相器(INV4)，其中，

所述第二雪崩光电二极管(APD2)的阴极连接所述Vpower电压输入端，所述第二雪崩光电二极管(APD2)的阳极连接所述第二复位管(RESET2)的漏极、所述第二寄生电容(Cfet2)的第一端、所述第二比较器(comp2)的同相输入端和所述第二比较器(comp2)的输出端，所述第二复位管(RESET2)的源极连接接地端(GND)，所述第二复位管(RESET2)的栅极连接所述RES复位信号端，所述第二寄生电容(Cfet2)的第二端连接接地端(GND)，所述第二比较器(comp2)的输出端连接所述第三反相器(INV3)的输入端，所述第三反相器(INV3)的输出端连接所述第四反相器(INV4)的输入端，所述第四反相器(INV4)的输出端连接所述鉴相器模块的V4输入端。