[发明专利]具有垂直扩散板的电容器结构

说明书

一种电容器结构，包括半导体衬底、设置在半导体衬底中的第一垂直扩散板、设置在半导体衬底中并围绕第一垂直扩散板的第一浅沟槽隔离(STI)结构、以及设置在半导体衬底中并围绕第一STI结构的第二垂直扩散板。第一垂直扩散板还包括作为半导体衬底的一部分的第一下部。第一下部被第一晶片背面沟槽隔离结构围绕并电隔离。第一晶片背面沟槽隔离结构与第一STI结构的底部直接接触。

本申请是申请号为201980000232.8、申请日为2019年1月30日、发明名称为“具有垂直扩散板的电容器结构”的中国发明专利申请的分案申请。

发明领域

本公开总体涉及半导体技术领域，并且更具体地，涉及在硅衬底中具有垂直布置的扩散板的电容器结构。

背景技术

如本领域中已知的，3D NAND是闪存技术，其垂直堆叠存储单元以增加容量以实现更高的存储密度和更低的每千兆字节成本。

在3D NAND技术中，存储单元在高电压下操作，并且需要电容器来实现升压。通常，MOS电容器、MOM电容器或多晶硅-多晶硅电容器用于3D NAND芯片电路中。

随着3D NAND技术向高密度和高容量发展，特别是从64层到128层方案，器件数量和迹线数量显着增加，而芯片面积基本保持不变。结果，硅晶片和后期布线的空间越来越小。传统的MOS电容器或MOM电容器通常在后期阶段需要大的芯片面积或金属迹线面积，并且大面积的MOS电容器可能导致时间相关的电介质击穿(TDDB)问题。

因此，本领域仍然需要一种新颖的电容器结构来满足电路要求，同时，它不需要占用太多的空间。

发明内容

本公开的一个目的是提供一种在硅衬底中具有垂直布置的扩散板的电容器结构，其能够解决上述现有技术的缺点和不足。

本公开的一个方面提供一种电容器结构，包括半导体衬底、设置在半导体衬底中的第一垂直扩散板、设置在半导体衬底中并围绕第一垂直扩散板的第一浅沟槽隔离(STI)结构、以及设置在半导体衬底中并围绕第一STI 结构的第二垂直扩散板。第一垂直扩散板还包括作为半导体衬底的一部分的第一下部。第一下部被第一晶片背面沟槽隔离结构围绕并电隔离。

根据一些实施例，第一晶片背面沟槽隔离结构与第一STI结构的底部直接接触。

根据一些实施例，第一晶片背面沟槽隔离结构的横向厚度t小于第一 STI结构的横向厚度。

根据一些实施例，第一晶片背面沟槽隔离结构具有与第一STI结构的环形形状大致相同的环形形状。

根据一些实施例，第一垂直扩散板是P型掺杂或N型掺杂区域。

根据一些实施例，第二垂直扩散板是P型掺杂或N型掺杂区域。

根据一些实施例，电容器结构还包括设置在半导体衬底的背面上的绝缘层。

根据一些实施例，第一STI结构和第一晶片背面沟槽隔离结构将第一垂直扩散板与第二垂直扩散板隔离。

根据一些实施例，第一垂直扩散板电耦合到第一电压，并且第二垂直扩散板电耦合到第二电压，其中第二电压高于第一电压。

根据一些实施例，在第一垂直扩散板和第二垂直扩散板之间形成电容器，其中插入在所述第一垂直扩散板和所述第二垂直扩散板之间的第一STI 结构和第一晶片背面沟槽隔离结构用作电容器电介质层。

根据一些实施例，电容器结构还包括设置在第一垂直扩散板的表面处的第一重掺杂区域、以及设置在第二垂直扩散板的表面处的第二重掺杂区域。

根据一些实施例，电容器结构还包括设置在半导体衬底中的第二浅沟槽隔离(STI)结构。第二STI结构围绕第二垂直扩散板、第一STI结构和第一垂直扩散板。