[发明专利]射频收发芯片、针对射频收发芯片的同步系统及方法

说明书

本发明涉及一种射频收发芯片、针对射频收发芯片的同步系统及方法，该射频收发芯片包括混频器、模数转换器、接收本振单元、发射本振单元、数模转换器和数字单元，接收链路为零中频架构，由混频器、模数转换器构成，接收本振单元为小数频综；发射链路为射频直采架构，由数模转换器构成，发射本振单元为整数频综；小数频综和整数频综的输入为参考时钟和同步信号。多芯片同步时，首先进行发射链路的整数频综同步，再进行接收链路的小数频综同步；小数频综同步包括小数分频模块的同步和多模分频模块的同步。本发明适用于大规模相控阵，无需外供高频的本振信号，有效降低了多芯片同步时钟网络的功耗。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种射频收发芯片、针对射频收发芯片的同步系统及方法。

背景技术

射频收发芯片作用是将射频信号经由放大、滤波和模数转换后交由基带进行后续的信号处理，决定了射频通信的通信质量。射频收发芯片的接收链路通常包括低噪放、下混频器、滤波器、模数转换器；发射链路通常包括数模转换器、滤波器、上混频器等多个单元。

近年来随着5G移动通信等相控阵通信需求的发展，要求射频收发芯片具备多芯片同步工作的能力。相控阵通信要求各通道的本振信号相位一致，否则会造成射频信号的波束合成信噪比下降，带来主瓣下降、旁瓣抬升等后果。传统的相控阵架构中，多通道的本振信号是通过高稳定的信号源（例如晶振）经由功分网络给出，需要严格对齐、匹配信号源到各通道的信号路径，使得信号源产生的本振信号到达各通道后相位仍能保持一致。

传统的相控阵架构主要缺点在于本振网络规模大、功耗高、精度低，特别是针对一些高频应用，由于传输媒介（如铜缆）本身的带宽限制，会使得本振网络的相位对齐十分困难。

发明内容

本发明的目的是针对上述至少一部分不足之处，提供一种适用于大规模相控阵的射频收发芯片，以及多芯片同步电路和同步方法，用低频的参考时钟来替代高速本振信号，简化本振网络。

为了实现上述目的，本发明提供了一种射频收发芯片，包括：

混频器、模数转换器、接收本振单元、发射本振单元、数模转换器和数字单元；

所述混频器通过所述模数转换器连接所述数字单元，构成接收链路，所述混频器的输入为射频信号与本振信号，用于将射频信号下混频到中频，便于所述模数转换器接收；

所述发射本振单元为整数频综架构，与所述模数转换器、所述数模转换器、所述数字单元连接，输入为参考时钟REFCLK和同步信号SYNC，输出采样时钟；

所述数模转换器连接所述数字单元，构成发射链路，所述数模转换器的输入为数字信号与采样时钟，用于生成射频信号并输出；

所述接收本振单元为小数频综架构，包括鉴频电路、环路滤波器、振荡器、采样器、小数分频模块和多模分频模块，所述鉴频电路的输入为外部输入的参考时钟REFCLK和所述小数分频模块的输出Fdiv，构成锁相环；

所述采样器与所述小数分频模块连接，用于输入外部输入的参考时钟REFCLK和同步信号SYNC，利用参考时钟REFCLK对同步信号SYNC采样并输入所述小数分频模块，对所述小数分频模块进行异步复位；所述小数分频模块的输出Fvco信号输入所述多模分频模块；

所述多模分频模块与所述混频器连接，用于输出本振信号，还与所述数字单元连接，用于在同步时将发射基带信号环回，所述数字单元对发射基带信号与接收基带信号进行相关估计，并将结果反馈至所述多模分频模块，以设置对应的相关系数，将所述多模分频模块的相位输出固定。