[发明专利]高可靠脉宽信号检测系统、平台及方法

权利要求书

1.一种高可靠脉宽信号检测系统，其特征在于，包括：

高频计数滤波模块，用于以输入信号频率的百万倍的高频时钟进行输入信号的信号采样、计数及滤波；

三模冗余锁存与判断模块，用于通过寄存器对滤波后的信号进行状态存储，并进行组合逻辑判断后输出；

低频信号采样模块，设有脉宽计数器，用于以输入信号频率的百倍低频时钟，进行信号状态判断，判读到信号为有效值时，所述脉宽计数器计数加1，累计得到输入信号有效脉宽；

脉宽计数判断模块，用于对所述输入信号有效脉宽值进行判断，当其大于预设阈值时，判定输入信号错误，否则判为有效信号并将所述脉宽计数器清零计数；

脉宽范围判断模块，设有无效电平计数器，用于在所述低频信号采样模块判读到信号无效时进行跟踪计数，如连续采样到高电平，则在计数大于等于脉宽的80％且小于等于脉宽的120％时，判定有效，将所述无效电平计数器清零计数，如计数值不在上述范围则判定脉宽超出范围，判为错误，将所述脉宽计数器清零计数。

2.根据权利要求1所述的高可靠脉宽信号检测系统，其特征在于，所述高频计数滤波模块进行滤波时的滤波宽度设置为采样信号脉宽的1％至3％间的任意一值。

3.根据权利要求1所述的高可靠脉宽信号检测系统，其特征在于，所述三模冗余锁存与判断模块设置有3个寄存器用于对滤波后的信号进行状态存储，并进行3取2的组合逻辑判断后输出。

4.根据权利要求1所述的高可靠脉宽信号检测系统，其特征在于，所述脉宽计数判断模块的预设阈值设置为输入信号的120％。

5.根据权利要求1所述的高可靠脉宽信号检测系统，其特征在于，所述高频计数滤波模块包括：逻辑1计数器和逻辑0计数器，分别用于在采样计数时，按预设采样周期的每个始终边沿对输入信号状态进行采样，如信号状态为逻辑1则所述逻辑1计数器加1，如信号状态为逻辑0则所述逻辑0计数器加1；当逻辑1计数器及/或逻辑0计数器的计数值溢出时，则清零并输出逻辑1及/或0。

6.根据权利要求1所述的高可靠脉宽信号检测系统，其特征在于，所述高可靠脉宽信号检测系统设置于FPGA上。

7.一种高可靠脉宽信号检测平台，其特征在于，包括如权利要求1至6任意一项所述的高可靠脉宽信号检测系统，及接口输入电路和信号输出设备，所述信号输出设备用于模拟待监测的脉宽信号后输出至所述接口输入电路，所述接口输入电路用于将输入信号传输至所述高可靠脉宽信号检测系统。

8.一种高可靠脉宽信号检测方法，其特征在于，用于采样如权利要求1至6任意一项所述的高可靠脉宽信号检测系统进行高可靠脉宽信号检测，包括以下步骤：

S1：采用高频计数滤波模块以输入信号频率的百万倍的高频时钟进行输入信号的信号采样、计数及滤波；

S2：采用三模冗余锁存与判断模块通过寄存器对滤波后的信号进行状态存储，并进行组合逻辑判断后输出；

S3：采用低频信号采样模块以输入信号频率的百倍低频时钟，进行信号状态判断，判读到信号为有效值时，计数加1，累计得到输入信号有效脉宽；

S4：采用脉宽计数判断模块对所述输入信号有效脉宽值进行判断，当其大于预设阈值时，判定输入信号错误，否则判为有效信号并清零计数；

S5：采用脉宽范围判断模块在所述低频信号采样模块判读到信号无效时进行跟踪计数，如连续采样到高电平，则在计数大于等于脉宽的80％且小于等于脉宽的120％时，判定有效，将所述无效电平计数器清零计数，如计数值不在上述范围则判定脉宽超出范围，判为错误，将所述脉宽计数器清零计数。