[发明专利]三维半导体存储器装置

说明书

提供了一种三维半导体存储器装置，所述三维半导体存储器装置包括：基底，包括第一方向上的第一连接区和第二连接区以及位于第一连接区与第二连接区之间的单元阵列区；以及第一块结构，位于基底上。第一块结构在单元阵列区上具有第一宽度，第一块结构在第一连接区上具有第二宽度，并且第一块结构在第二连接区上具有第三宽度。第一宽度、第二宽度和第三宽度平行于与第一方向交叉的第二方向，并且第一宽度小于第二宽度且大于第三宽度。

本专利申请要求于2019年7月15日在韩国知识产权局提交的第10-2019-0085270号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用全部包含于此。

技术领域

发明构思的实施例涉及一种三维(3D)半导体装置，更具体地，涉及一种具有改善的集成密度的3D半导体存储器装置。

背景技术

为了提供优异的性能和低的制造成本，已经对半导体装置进行了高度集成。半导体装置的集成密度直接影响半导体装置的成本，从而导致对高度集成的半导体装置的需求。典型的二维(2D)或平面半导体装置的集成密度可以主要由单位存储器单元占据的面积来确定。因此，典型的2D或平面半导体装置的集成密度会受形成精细图案的技术影响。然而，因为需要较高价格的设备来形成精细图案，所以虽然2D半导体装置的集成密度持续增大，但仍然受限制。因此，已经开发了三维(3D)半导体存储器装置，从而克服以上限制。3D半导体存储器装置可以包括三维地布置的存储器单元。

发明内容

发明构思的实施例可以提供一种被构造为改善和/或能够改善集成密度的三维(3D)半导体存储器装置。

在一个方面中，一种3D半导体存储器装置可以包括：基底，包括沿第一方向布置的第一连接区和第二连接区以及位于第一连接区与第二连接区之间的单元阵列区；以及第一块结构，位于基底上。第一块结构可以在单元阵列区上具有第一宽度，第一块结构可以在第一连接区上具有第二宽度，并且第一块结构可以在第二连接区上具有第三宽度。第一宽度、第二宽度和第三宽度可以平行于与第一方向交叉的第二方向，并且第一宽度可以小于第二宽度并且可以大于第三宽度。

在另一方面中，一种3D半导体存储器装置可以包括：第一块结构、第二块结构和第三块结构，位于基底上并且在第一方向上彼此间隔开；第一块分隔区，将第一块结构和第二块结构彼此分隔开；以及第二块分隔区，将第二块结构和第三块结构彼此分隔开。第一块分隔区可以与第二块分隔区间隔开，并且当在平面图中观看时，第一块分隔区和第二块分隔区中的至少一者可以具有阶梯形状。

在又一方面中，一种3D半导体存储器装置可以包括：基底，包括第一方向上的第一连接区和第二连接区以及位于第一连接区与第二连接区之间的单元阵列区；以及第一块结构，位于基底上。第一块结构可以包括位于最低位置处的第一下电极和位于最高位置处的第一上电极。第一上电极可以在与第一方向交叉的第二方向上彼此间隔开，并且可以具有在第一方向上延伸的线形状。每个第一上电极可以具有与第二方向平行的第一宽度。第一下电极可以包括在第一连接区和第二连接区中的一者上从第一上电极中的最外面的一个第一上电极的侧壁横向地突出的突出部。突出部可以具有与第二方向平行的第二宽度。第二宽度可以在第一宽度的一倍至三倍的范围内。

在又一方面中，一种3D半导体存储器装置可以包括：基底，包括第一方向上的第一连接区和第二连接区以及位于第一连接区与第二连接区之间的单元阵列区；以及第一块结构和第二块结构，位于基底上并且在与第一方向交叉的第二方向上通过块分隔区彼此间隔开。当在平面图中观看时，块分隔区可以在第一连接区和第二连接区中的一者上具有台阶形状、斜线形状或阶梯形状。

附图说明

鉴于附图和所附详细描述，发明构思将变得更加清楚。

图1是示出根据发明构思的一些实施例的三维(3D)半导体存储器装置的示意图。

图2是示出根据发明构思的一些实施例的3D半导体存储器装置的单元阵列的示意性框图。