[发明专利]数字型16管硅基液晶显示芯片像素电路及其驱动方法

权利要求书

1.数字型16管硅基液晶显示芯片像素电路，其特征是：包括第1锁存器、第2锁存器、电平反转门、电平转换门，第1-NMOS管、第2-NMOS管、第2-PMOS管、第3-NMOS管、第3-PMOS管、第4-NMOS管与第1连接线及第2连接线构成第1锁存器；第8-NMOS管、第6-NMOS管、第6-PMOS管、第7-NMOS管、第7-PMOS管、第9-NMOS管与第3连接线及第4连接线构成第2锁存器；第5-PMOS管、第5-NMOS管与第3连接线、第4连接线、第5连接线构成电平反转门；第10-NMOS管、第10-PMOS管与反转控制线、第5连接线、像素单元输出电极、模拟低电平线、模拟高电平线构成电平转换门，且第1锁存器、第2锁存器、电平反转门、电平转换门形成电学串联结构；还配置有：寻址线、反转控制线、数字电源线、数字地线、数据位线、Vcom同步信号线、输出控制线、复位控制线、模拟高电平线、模拟低电平线、像素单元输出电极，并分别与16个MOS晶体管构成电连接，且模拟低电平线上的固定电平值不高于模拟高电平线上的固定电平值；

在第1锁存器中，第1-NMOS栅极、第4-NMOS栅极与寻址线相连，且第1-NMOS漏极与正相位线相连，且第4-NMOS漏极与负相位线相连，且第1-NMOS源极、第2-NMOS栅极、第2-PMOS栅极、第3-NMOS漏极、第3-PMOS漏极与第1连接线相连，且第4-NMOS源极、第3-NMOS栅极、第3-PMOS栅极、第2-NMOS漏极、第2-PMOS漏极与第2连接线相连，且第2-PMOS源极、第3-PMOS源极与数字电源线相连，且第2-NMOS源极、第3-NMOS源极与数字地线相连；且在第2锁存器中，第8-NMOS栅极与输出控制线相连，且第8-NMOS漏极与第2连接线相连，且第9-NMOS栅极与复位控制线相连，且第9-NMOS漏极与Vcom同步信号线相连，且第8-NMOS源极、第6-NMOS栅极、第6-PMOS栅极、第7-NMOS漏极、第7-PMOS漏极与第3连接线相连，且第9-NMOS源极、第7-NMOS栅极、第7-PMOS栅极、第6-NMOS漏极、第6-PMOS漏极与第4连接线相连；且在电平反转门中，第5-PMOS栅极、第5-NMOS栅极均与反转控制线相连，第5-PMOS漏极与第3连接线相连，第5-NMOS漏极与第4连接线相连，且第5-PMOS源极、第5-NMOS源极均与第5连接线相连；且在电平转换门中，第10-NMOS栅极、第10-PMOS栅极均与第5连接线相连，且第10-NMOS源极与模拟低电平线相连，且第10-PMOS源极与模拟高电平线相连，且第10-NMOS漏极、第10-PMOS漏极均与像素单元输出电极相连。

2.根据权利要求1所述的数字型16管硅基液晶显示芯片像素电路，其特征是：第1-NMOS管、第2-NMOS管、第2-PMOS管、第3-NMOS管、第3-PMOS管、第4-NMOS管、第5-NMOS管、第5-PMOS管、第6-NMOS管、第6-PMOS管、第7-NMOS管、第7-PMOS管、第8-NMOS管、第9-NMOS管采用工作电压不超过2.0V的低压MOS管结构、且第10-PMOS管、第10-NMOS管采用工作电压不低于2.0V的高压MOS管结构。

3.根据权利要求1或2所述的数字型16管硅基液晶显示芯片像素电路的驱动方法，其特征是：在公共电极上传输的脉冲波信号Vcom的至少任意两个相邻、前后信号周期中，第一步涉及第1锁存器：在前一个信号周期内将正相位线和负线位线上的一对反相电平取样存入第1锁存器；第二步涉及第2锁存器、电平反转门、电平转换门：在后一个信号周期的前半信号周期内将第1锁存器存储的电平取样存入第2锁存器，同时通过控制电平反转门交替截取第2锁存器存储过的一对反相电信号波形并合成一个电信号输出至电平转换门；第三步涉及第2锁存器、电平反转门、电平转换门：在后一个信号周期的后半信号周期内将Vcom同步信号线上的电平取样存入第2锁存器，同时再次通过控制电平反转门交替截取第2锁存器存储过的一对反相电信号波形并合成一个电信号输出至电平转换门，最终控制或是选择模拟低电平线上的固定低电平输出至像素单元输出电极，或是选择模拟高电平线上的固定高电平输出至像素单元输出电极，达到将模拟低电平线上的固定电平与模拟高电平线上的固定电平交替输入至像素单元输出电极的目的。