[发明专利]基于FPGA的高速空间网络数据协议转换与复接装置

权利要求书

1.一种基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，包括：网络层处理部分和数据链路层处理部分；其中，

所述网络层处理部分包括：高速缓存控制模块，用于对空间网络接收的IP包的中间数据进行缓存；IP包分包模块，用于将所述IP包进行分类获取分类信息并进行分类缓存；及EPDU包封装模块，用于根据所述分类信息对所述IP包进行封装得到EPDU包后分别存入对应的缓存；

所述数据链路层处理部分包括：MPDU包封装模块，用于分别对缓存的EPDU包进行封装得到MPDU包；AOS传输帧封装模块，用于分别对所述MPDU包进行封装得到AOS传输帧；及信道复接调度模块，用于将所述AOS传输帧进行信道复接调度后输出至物理信道。

2.根据权利要求1所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，装置还包括：

VCID与IP地址映射表，用于存储不同IP地址数据对应的VCID信息；

及优先级关系表，用于存储不同VCID数据的优先级，所述信道复接调度模块根据该优先级关系表的优先级对所述AOS传输帧进行调度。

3.根据权利要求2所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，所述VCID与IP地址映射表支持在轨注入更新，对于飞行任务过程中需要更改网络拓扑和数据类型的航天器，通过相应更改所述VCID与IP地址映射表实现AOS复接服务类型的更改。

4.根据权利要求2或3所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，所述IP包分包模块识别所述IP包的源IP地址信息后根据所述VCID与IP地址映射表进行分类后分类缓存，缓存IP包的同时，提取IP包中的包长信息，将其写入对应的包长缓存。

5.根据权利要求1所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，装置还包括：定时器，用于对MPDU封装信道空闲时间进行计时，并在预设延迟指标内将最后一帧MPDU数据输出；

其中，当MPDU包无有效EPDU包填满时，启动所述定时器；设置定时器阈值，若定时器超出阈值溢出时仍然没有有效EPDU包输入，则将MDPU包用EPDU填充帧填满后直接下传。

6.根据权利要求1所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，所述高速缓存控制模块通过外部设置的DDR高速大容量缓存进行接口高速IP包数据缓存，及通过FPGA内部BRAM资源进行所述IP包的中间数据的缓存。

7.根据权利要求1或6所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，所述中间数据包括：IP包包长缓存、IP包缓存、EPDU包包长缓存、EPDU包缓存及AOS传输帧缓存。

8.根据权利要求1所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，所述EPDU包封装模块根据缓存中IP包包长读取相应的IP包，并按照IP over CCSDS协议和CCSDS标准封装服务，对IP包进行EPDU封装，封装后分别将EPDU包包长和EPDU包存入相应的缓存。

9.根据权利要求1所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，所述MPDU包封装模块进行封装时，根据所述EPDU包的包长读取对应的EPDU包，按照CCSDS AOS数据链路协议的标准MPDU封装服务，对所述EPDU包进行MPDU封装，封装后MPDU包输出至所述AOS传输帧封装模块；

所述AOS传输帧封装模块将MPDU包封装成标准AOS传输帧，封装后的帧包括与VCID、SCID和传输帧版本相关的链路信息，用于后续的信道复接调度。

10.根据权利要求1所述的基于FPGA的高速空间网络数据协议转换与复接装置，其特征在于，所述信道复接调度模块基于轮询和静态优先级相结合的调度策略，根据优先级关系表，对各路VC数据进行复接调度，调度后输出给外部的物理信道；

所述优先级表支持在轨注入更新，以在飞行任务过程中动态更改信道优先级关系。