[发明专利]自对准接触孔屏蔽栅功率MOSFET器件的制造方法及形成的器件

说明书

本发明涉及自对准接触孔屏蔽栅功率MOSFET器件的制造方法，在衬底表面形成阱区，并在衬底中形成沟槽，在沟槽底部和侧面形成屏蔽栅介质层，第一多晶硅填充屏蔽栅介质层间的间隙，形成覆盖在第一多晶硅和屏蔽栅介质层上方的第三介质层，在沟槽中裸露的硅表面形成第二栅介质层，形成填充沟槽中间隙的第二多晶硅，第一介质层水平方向回刻注入以形成源区，形成第四介质层，形成底部暴露出第二多晶硅的第一接触孔，底部暴露出位于沟槽一侧的第一介质层的第二接触孔，去除暴露出的第一介质层，在第二接触孔的底部形成接触区，进行第四介质层水平方向回刻，形成扩大的第一接触孔和扩大的第二接触孔，形成金属接触而形成源极和栅极，使器件可靠性高、尺寸小。

技术领域

本发明涉及半导体制造工艺，尤其涉及一种自对准接触孔屏蔽栅功率MOSFET器件的制造方法。

背景技术

屏蔽栅功率MOSTET器件是半导体集成电路的常用器件。在半导体集成电路的制造过程中，随着半导体制造的技术节点不断往下推进，希望器件尺寸不断缩小。

对于常见的屏蔽栅功率MOSTET器件，常将接触孔打在多晶硅和源区的顶部，来将多晶硅和源区引出而形成栅极和源极，但光刻技术具有最小光刻线宽及套准偏差，则多晶硅和源区接触孔的光刻刻蚀需要考虑套准偏差，当多晶硅和源区的宽度不满足套准偏差时，则有造成接触孔与多晶硅和源区连接偏差甚至短接的风险，而影响器件性能。另器件尺寸必须留有一定的裕量以弥补光刻刻蚀工艺中的套准偏差，并满足器件沟道及性能的需求。

发明内容

本发明提供的一种自对准接触孔屏蔽栅功率MOSFET器件的制造方法，包括：S1：提供一半导体衬底，在所述半导体衬底表面形成第一导电类型外延层，进行离子注入在所述半导体衬底表面形成第二导电类型的阱区；S2：依次形成第一栅介质层、第一介质层及第二介质层，光刻形成沟槽图形，去除沟槽图形区域的硅表面的第一栅介质层、第一介质层及第二介质层，以第一介质层和第二介质层为硬掩膜层，进行沟槽硅刻蚀工艺，以在半导体衬底中形成一沟槽；S3：在所述沟槽的底部表面和侧面形成屏蔽栅介质层，所述屏蔽栅介质层未将所述沟槽完全填充而在所述沟槽的中央区域形成间隙区；S4：进行多晶硅淀积在所述沟槽中形成第一多晶硅，以将所述沟槽中的间隙区完全填充，并进行第一多晶硅回刻，刻蚀掉所述沟槽中的部分第一多晶硅；S5：形成第三介质层，使第三介质层覆盖所述沟槽的侧壁及第一多晶硅和所述屏蔽栅介质层的上方，并去除覆盖在所述沟槽的侧壁的所述第三介质层，仅剩余覆盖在第一多晶硅和所述屏蔽栅介质层的上方的所述第三介质层，并去除第一介质层上的第二介质层；S6：在所述沟槽中裸露的硅表面形成第二栅介质层，进行多晶硅淀积在所述沟槽中形成第二多晶硅，以将所述沟槽中的间隙完全填充，并进行第二多晶硅回刻；S7：进行第一介质层水平方向回刻以形成源区注入区域，进行源区注入以在所述沟槽两侧的阱区内分别形成源区；S8：形成第四介质层，使第四介质层覆盖所述第一介质层、所述第一栅介质层、所述第二栅介质层及所述第二多晶硅的表面；S9：进行光刻刻蚀形成第一接触孔和第二接触孔，其中第一接触孔的底部暴露出第二多晶硅，第二接触孔的底部暴露出位于所述沟槽的至少其中一侧的第一介质层；S10：去除暴露出的第一介质层，并进行接触孔注入而在所述第二接触孔的底部形成第二导电类型重掺杂的阱区接触区，进行所述第四介质层水平方向回刻，使所述第一接触孔进一步扩大而形成扩大的第一接触孔，使所述第二接触孔进一步扩大以露出源区而形成扩大的第二接触孔，去除所述扩大的第二接触孔的底部的第一栅介质层；以及S11：形成正面金属层，正面金属层覆盖所述第四介质层，并填充所述扩大的第一接触孔和所述扩大的第二接触孔，对所述正面金属层进行光刻刻蚀形成源极和栅极，所述源极通过所述扩大的第二接触孔与所述源区接触，所述栅极通过所述扩大的第一接触孔与所述第二多晶硅接触。

更进一步的，所述第三介质层的厚度使所述第一多晶硅和所述第二多晶硅彼此间隔开。

更进一步的，屏蔽栅沟槽功率MOSTET器件为N型器件，第一导电类型为N型，第二导电类型为P型，所述半导体衬底为N型掺杂。