[发明专利]芯片电阻检测装置和芯片器件

说明书

本发明涉及一种芯片电阻检测装置和芯片器件，该装置包括电流产生电路、电压比较电路和输出转换电路：电流产生电路用于连接外接电阻，产生基准电流；基准电流为被测芯片器件的带隙参考电压与外接电阻的阻值之比。电压比较电路电流输入端连接电流产生电路的电流输出端，用于产生与基准电流对应的测试电压，并输出测试电压与带隙参考电压的比较结果。输出转换电路输入端连接电压比较电路的输出端，用于将比较结果转为数字信号输出至芯片器件的数字电路。通过电流产生电路、电压比较电路和输出转换电路的设计，内部电阻检测过程通过外接电阻产生基准电流，检测过程无需引入芯片器件内部的参考时钟与寄存器电路，达到大幅降低检测功耗的目的。

技术领域

本发明涉及电阻检测技术领域，特别是涉及一种芯片电阻检测装置和芯片器件。

背景技术

电阻检测技术常会应用到各类芯片器件上的电阻实际阻值的检测，例如但不限于ADC(Analog-to-digital converter，模拟数字转换器)和PLL(Phase Locked Loop，锁相环)等芯片器件。由于芯片生产工艺的局限和受温度的影响，芯片上的电阻等无源元件的精度较低，例如电阻的实际阻值通常相对其标称值要变化20％，甚至更多。因此，设计人员无法准确获知芯片内的电阻的实际阻值，以使之与标称值相等，进而保证芯片上电路的性能。

为了获知芯片内的电阻的实际阻值，传统的电阻检测技术是设计专门的电阻检测装置，并使用基准电阻和引入芯片内部参考时钟与寄存器电路，对芯片的内部电阻进行测试。然而，在实现发明过程中，发明人发现。传统的电阻检测技术至少存在着检测功耗较大的问题。

发明内容

基于此，有必要提供一种可以大幅降低检测功耗的芯片电阻检测装置。

为了实现上述目的，本发明实施例采用以下技术方案：

本发明实施例提供一种芯片电阻检测装置，包括：

电流产生电路，用于连接外接电阻，产生基准电流；基准电流为被测芯片器件的带隙参考电压与外接电阻的阻值之比；

电压比较电路，电流输入端连接电流产生电路的电流输出端，用于产生与基准电流对应的测试电压，并输出测试电压与带隙参考电压的比较结果；

输出转换电路，输入端连接电压比较电路的输出端，用于将比较结果转为数字信号输出至芯片器件的数字电路。

在其中一个实施例中，电压比较电路包括电阻网络单元和比较器；

电阻网络单元的输入端分别连接电流产生电路的电流输出端和比较器的正相输入端，电阻网络单元的输出端接地，比较器的反相输入端用于接入带隙参考电压，比较器的输出端连接输出转换电路的输入端。

在其中一个实施例中，电阻网络单元包括第一电阻网络和第一开关组；第一电阻网络包括依次串联的N个电阻R0，第一开关组包括与电阻R0一一对应的N个选通开关K1，N为大于或等于2的正整数；

第一电阻网络的输入端分别连接电流产生电路的电流输出端和比较器的正相输入端，第一电阻网络的输出端接地；

各选通开关K1一端均连接至第一电阻网络的输入端，各选通开关K1的另一端分别连接至相应电阻R0的输出端。

在其中一个实施例中，电阻网络单元还包括第二电阻网络和第二开关组；第二电阻网络包括M个依次串联的子网络，任一子网络均包括并联的若干电阻R1，第二开关组包括与子网络一一对应的M个选通开关K2，M为大于或等于1的正整数；

第二电阻网络的输入端连接第一电阻网络的输出端，第二电阻网络的输出端接地，各选通开关K2分别与相应子网络的电阻R1并联。