[发明专利]一种高隧穿效率半浮栅存储器及其制备方法

说明书

本发明属于集成电路存储器技术领域，具体为一种高隧穿效率半浮栅存储器及其制备方法。本发明的半浮栅存储器包括：半导体衬底；半浮栅阱区，位于所述半导体衬底的上层区域；U型槽，贯穿所述半浮栅阱区；第一栅极叠层，包括第一栅介质层和浮栅；第二栅极叠层，包括第二栅介质层和控制栅；栅极侧墙；源区和漏区，位于所述第一栅极叠层和所述第二栅极叠层两侧；通过在整个器件表面淀积高应力的覆盖层Si₃N₄，并高温热退火，在隧穿晶体管的沟道中产生单轴张应力，减小沿沟道方向的电子电导有效质量和散射概率，即增大隧穿效率，从而极大增加隧穿晶体管的驱动电流，并进一步提高存储器擦写速度。

技术领域

本发明属于集成电路存储器技术领域，具体涉及一种高隧穿效率半浮栅存储器及其制备方法。

背景技术

目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30％以上。半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。从半浮栅存储器的工作原理我们可以看出，半浮栅晶体管的擦写速度由嵌入式隧穿晶体管的驱动电流决定，而隧穿晶体管的驱动电流又由电子的隧穿效率决定。根据隧穿效率公式可以知道，隧穿效率与电子的有效电导质量成反比。因此，如何进一步降低电子的有效电导质量成为增加隧穿效率，从而进一步增加隧穿晶体管驱动电流的关键。

发明内容

本发明的目的在于提供一种能够进一步提高存储器擦写速度的高隧穿效率半浮栅存储器及其制备方法。

本发明提供的高隧穿效率半浮栅存储器，包括：

半导体衬底，具有第一掺杂类型；

半浮栅阱区，其具有第二掺杂类型，位于所述半导体衬底的上层区域；

U型槽，贯穿所述半浮栅阱区，其底部处于所述半浮栅阱区的下边界；

第一栅极叠层，包括第一栅介质层和浮栅，其中第一栅介质层覆盖所述U型槽的表面，并在所述半浮栅阱区形成开口；所述浮栅覆盖所述第一栅介质层，并在所述开口处与所述半浮栅阱区接触；

第二栅极叠层，包括第二栅介质层和控制栅，所述第二栅介质层包覆所述浮栅的上表面和其中一个侧面，并延伸覆盖部分所述半浮栅阱区表面，所述控制栅覆盖所述第二栅介质层；

栅极侧墙，位于所述第一栅极叠层和所述第二栅极叠层两侧；

源区和漏区，具有第二掺杂类型，形成于所述半浮栅阱区中，位于所述第一栅极叠层和所述第二栅极叠层两侧；

其中，与所述第二栅介质层相接触的半浮栅阱区具有指向源区和漏区方向的单轴张应力。

本发明的高隧穿效率半浮栅存储器中，优选为，所述第一栅介质层或所述第二栅介质层是SiO₂、Al₂O₃、ZrO₂、HfO₂中的一种，或其中几种的任意组合。

本发明的高隧穿效率半浮栅存储器中，优选为，所述浮栅或所述控制栅是TiN、TaN、MoN、WN中的一种，或其中几种的任意组合。

本发明提供的还高隧穿效率半浮栅存储器制备方法，具体步骤为：

(1)提供具有第一掺杂类型的半导体衬底；