[发明专利]具有沿沟槽的底部的含金属衬垫的集成组合件及形成集成组合件的方法

说明书

本申请涉及具有沿沟槽的底部的含金属衬垫的集成组合件及形成集成组合件的方法。一些实施例包括形成集成组合件的方法。传导结构被形成以在含金属材料上方包含含半导体材料。开口被形成以延伸到所述传导结构中。沿所述开口的底部形成传导材料。在形成所述传导材料之前或之后，在所述传导结构上方形成交替的第一和第二材料的层叠。形成绝缘材料和/或沟道材料以延伸穿过所述层叠以接触所述传导材料。一些实施例包含集成组合件。

技术领域

具有沿沟槽的底部的含金属衬垫的集成组合件(例如，三维NAND)及形成集成组合件的方法。

背景技术

存储器为电子系统提供数据存储。闪速存储器是一种类型的存储器，并且在现代计算机和设备中具有多种用途。例如，现代个人计算机可以具有存储在闪速存储器芯片上的BIOS。作为另一示例，正变得越来越普遍的是计算机和其它装置利用固态驱动器中的闪速存储器来置换常规硬盘驱动器。作为又一示例，闪速存储器在无线电子装置中流行，因为它使得制造商能够在新通信协议变得标准化时支持新通信协议，并且提供远程升级装置以获得增强特征的能力。

NAND可以是闪速存储器的基本架构，并且可以被配置成包括垂直堆叠的存储器单元。

在具体描述NAND之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1示出包含存储器阵列1002的现有技术装置1000的框图，存储器阵列1002具有沿着存取线1004(例如，用以传导信号WL0到WLm的字线)和第一数据线1006(例如，用以传导信号BL0到BLn的位线)以行和列布置的多个存储器单元1003。存取线1004和第一数据线1006可以被用来向和从存储器单元1003传送信息。行解码器1007和列解码器1008对地址线1009上的地址信号A0到AX进行解码，以确定要访问存储器单元1003中的哪些存储单元。感应放大器电路1015进行操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN能够表示从存储器单元1003读取或将被写入存储器单元1003的信息的值。其它装置能够通过I/O线1005、地址线1009或控制线1020与装置1000进行通信。存储器控制单元1018被用来控制要在存储器单元1003上执行的存储器操作，并利用控制线1020上的信号。装置1000能够分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040能够经由I/O电路1017对信号CSEL1到CSELn作出响应，以选择第一数据线1006和第二数据线1013上的信号，这些信号能够表示要从存储器单元1003读取的或要编程到存储器单元1003中的信息的值。列解码器1008能够基于地址线1009上的A0到AX地址信号来选择性地激活CSEL1到CSELn信号。选择电路1040能够选择第一数据线1006和第二数据线1013上的信号以在读取和编程操作期间提供存储器阵列1002与I/O电路1017之间的通信。