[发明专利]一种神经网络专用计算阵列及其计算方法

说明书

本发明公开了一种神经网络专用计算阵列及其计算方法，属于算法硬件加速技术领域。本发明的计算阵列包括若干个可重构簇，每个可重构簇包括乘累加部件、加法部件、激活函数部件、乘法部件和比较器，加法部件和激活函数部件分别与乘法部件电性连接。且加法部件和激活函数部件分别与乘累加部件电性连接。本发明的方法为将重构指令字和原始数据输入至可重构簇的输入端口，之后可重构簇根据重构指令字形成数据通路，再根据数据通路对原始数据进行处理得到处理结果并输出。本发明的目的在于克服现有技术中，通常的计算阵列只适用于单一的神经网络计算的不足，本发明可以适用于多种神经网络的计算，提高了硬件资源的利用率及可复用性。

技术领域

本发明涉及算法硬件加速技术领域，更具体地说，涉及一种神经网络专用计算阵列及其计算方法。

背景技术

近些年来，神经网络已经成为最为热门的研究领域之一，其在工业界也得到了越来越广泛的应用，其中最为常用的神经网络包括卷积神经网络CNN，常用于图像处理领域；循环神经网络RNN和长短期记忆神经网络LSTM，常用于语音识别领域。常用的神经网络都具有计算量大、数据可重用性强等特点，这些特性使得神经网络很适合通过计算阵列进行硬件加速，因此，设计出计算性能高、灵活性高、硬件利用率高的计算阵列的对于神经网络的硬件实现有重要的意义。

现有技术中已公开了相应神经网络的计算阵列，例如发明创造名称为：基于神经网络的计算阵列(申请日：2017年10月17日；申请号：201710961627.7)，该方案提供了基于神经网络的计算阵列，计算阵列包括多个可重构计算单元，每一可重构计算单元包括(n+1)层多比特位宽乘法器：每一层乘法单元用于执行不同的计算任务，从最小乘法单元开始，每一层乘法单元的计算结果通过移位及加法器的加法操作输送给下一层乘法单元。该方案可以并行执行多比特宽度的乘法任务，将乘法器的利用率达到100％，实现硬件的最大利用化；加法器不仅在进行部分积累加的拼接作用时起效果，也可以将已经计算完毕的比特数进行累加求和，完成卷积神经网络的乘法和累加部分，大大提高了加法器的复用性。但是该方案的不足之处在于：该计算阵列只适用于卷积神经网络的计算，不能适用于其他神经网络的计算，计算阵列的通用性较差。

此外，对于一些神经网络算法，如LSTM网络，由于其算法原理中固有的串行性，通常的计算阵列只能针对其各个运算步骤单独加速，一定程度上限制了运算效率，因此，如何更充分地挖掘这一类算法中的可并行性并设计专用加速架构也成为研究重点之一。

综上所述，如何使得设计的计算阵列适用于多种神经网络的计算，且可以实现神经网络算法中的可并行性，是现有技术中亟需的问题。

发明内容

1.要解决的问题

本发明的目的在于克服现有技术中，通常的计算阵列只适用于单一的神经网络计算，且不能实现神经网络算法中的并行性计算的不足，提供了一种神经网络专用计算阵列及其计算方法，可以适用于多种神经网络的计算，提高了硬件资源的利用率及可复用性；进一步可以实现神经网络算法中的并行化计算，提高了算法的运算效率。

2.技术方案

为了解决上述问题，本发明所采用的技术方案如下：

本发明的一种神经网络专用计算阵列，包括若干个可重构簇，包括若干个可重构簇，每个可重构簇包括乘累加部件、加法部件、激活函数部件、乘法部件和比较器，加法部件和激活函数部件分别与乘累加部件电性连接，且加法部件和激活函数部件分别与乘法部件电性连接；其中，乘累加部件用于实现对原始数据的乘法计算和累加计算；加法部件用于对原始数据或者乘累加部件的计算结果或者乘法部件的计算结果进行加法运算；激活函数部件用于对原始数据或者乘累加部件的计算结果或者加法部件的计算结果进行激活函数运算；乘法部件用于对原始数据或者激活函数部件的计算结果进行乘法运算；比较器用于对原始数据进行比较运算。