[发明专利]低成本高性能沟槽型功率半导体器件及其制备方法

说明书

本发明涉及一种沟槽型功率半导体器件及其制备方法，尤其是一种低成本高性能沟槽型功率半导体器件及其制备方法，属于沟槽型功率半导体器件的技术领域。在衬底元胞第二沟槽与终端区间设置至少一个衬底第二导电类型注入区后，能防止耐压时在衬底元胞第二沟槽的槽底发生击穿，充分增加终端区的耐压，能降低衬底终端第二导电类型体区的结深要求，提高设计的自由度，使得功率半导体器件具有更高的击穿电压和可靠性，或者在相同的击穿电压下，可以进一步减少器件的面积，降低成本，同时提高功率半导体器件的可靠性。

技术领域

本发明涉及一种沟槽型功率半导体器件及其制备方法，尤其是一种低成本高性能沟槽型功率半导体器件及其制备方法，属于沟槽型功率半导体器件的技术领域。

背景技术

目前，功率半导体器件飞速发展，一方面，IGBT(Insulated Gate BipolarTransistor)以及VDMOS的技术不断革新，以实现优异的性能；另一方面，低成本也成为功率半导体发展的追求目标。功率半导体加工费用中，掩膜版的成本以及相应的光刻工艺往往是主要的，因此，降低掩膜版数量成为降低器件成本的关键。多数的情况是，高性能器件与低成本之间往往是折中的关系，除非出现新的器件、工艺方法等等。

如图1～图9为现有沟槽型功率半导体器件正面结构的具体制备工艺步骤剖视图，以N型功率半导体器件为例，具体地，

如图1所示，提供N型的半导体基板1，并在半导体基板1的正面上涂覆基板第一光刻胶层2，利用基板第一掩模版3对基板第一光刻胶层2进行光刻，以得到贯通基板第一光刻胶层2的基板第一光刻胶层窗口6。利用基板第一光刻胶层2以及基板第一光刻胶层窗口6对半导体基板1进行沟槽刻蚀，以得到位于半导体基板1内的基板元胞沟槽4以及位于基板终端沟槽5。

如图2所示，采用本技术领域常用的技术手段去除基板第一光刻胶层2，在半导体基板1的正面进行热氧化，能得到覆盖基板元胞沟槽4侧壁以及底壁上的基板元胞沟槽绝缘氧化层7，以及覆盖基板终端沟槽5侧壁以及底壁上的基板终端沟槽绝缘氧化层9。

在得到基板元胞沟槽绝缘氧化层7以及基板终端沟槽绝缘氧化层9后，在半导体基板1的正面进行导电多晶硅淀积，以得到填充在基板元胞沟槽4内的基板元胞沟槽多晶硅体8以及填充在基板终端沟槽5内的基板终端沟槽导电多晶硅10，基板元胞沟槽多晶硅体8通过基板元胞沟槽绝缘氧化层7与基板元胞沟槽4的侧壁以及底壁绝缘隔离；基板终端沟槽多晶硅体10通过基板终端沟槽绝缘氧化层9能与基板终端沟槽5的侧壁以及底壁绝缘隔离。

如图3所示，在上述半导体基板1的正面进行P型杂质离子注入，以在半导体基板1的上部得到基板P型层11，所述基板P型层11贯通半导体基板1的正面，基板P型层11从半导体基板1的正面垂直向下延伸，基板P型层11位于基板元胞沟槽4、基板终端沟槽5相对应槽底的上方。

如图4所示，在上述半导体基板1的正面涂覆得到基板第二光刻胶层12，并利用基板第二掩模版13对基板第二光刻胶层12进行光刻。

如图5所示，利用上述基板第二光刻胶层12对半导体基板1的遮挡，对所述半导体基板1的正面进行P型杂质离子、N型杂质离子注入以及推阱，以在半导体基板1的中心区得到基板P型基区15以及位于所述基板P型基区15上方的基板N+源区16，基板N+源区16与基板P型基区15邻接，且基板P型基区15位于基板元胞沟槽4槽底的上方。同时，在得到基板P型基区15后，利用半导体基板1终端区的基板P型层11能得到基板P型体区14。

如图6所示，去除上述基板第二光刻胶层12，并在上述半导体基板1的正面淀积绝缘介质层，以得到覆盖半导体基板1正面上的基板绝缘介质层17。在得到基板绝缘介质层17后，在所述基板绝缘介质层17上涂覆得到基板第三光刻胶层18，利用基板第三掩模版19能对基板第三光刻胶层18进行光刻，以得到若干贯通基板第三光刻胶层18的基板第三光刻胶层窗口20。