[发明专利]一种卷积神经网络实现装置及方法在审

专利信息
申请号: 202010352040.8 申请日: 2020-04-28
公开(公告)号: CN111563580A 公开(公告)日: 2020-08-21
发明(设计)人: 唐大伟;欧歌;吴琼;王志良 申请(专利权)人: 京东方科技集团股份有限公司
主分类号: G06N3/04 分类号: G06N3/04;G06N3/063
代理公司: 北京安信方达知识产权代理有限公司 11262 代理人: 解婷婷;曲鹏
地址: 100015 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 卷积 神经网络 实现 装置 方法
【权利要求书】:

1.一种卷积神经网络实现装置,包括:处理单元和并行加速电路,其中:

所述处理单元设置为,发送控制指令至所述并行加速电路,以及,发送权重数据流和特征图数据流至所述并行加速电路,以及,接收所述并行加速电路返回的输出数据流,对所述输出数据流进行激活和池化处理,得到更新的特征图数据流发送给所述并行加速电路;

所述并行加速电路设置为,接收所述处理单元的控制指令,根据所述控制指令执行:接收并缓存所述权重数据流,以及,接收所述特征图数据流缓存为多路子特征图数据流,并行对所述权重数据流进行窗口化处理得到多路窗口化的子权重数据流,对所述多路子特征图数据流并行进行填充处理和窗口化处理,得到多路窗口化的子特征图数据流,并行对所述多路窗口化的子特征图数据流使用所述窗口化的子权重数据流进行卷积处理,得到多路中间数据流,根据所述多路中间数据流生成所述输出数据流,返回所述输出数据流至所述处理单元。

2.根据权利要求1所述的卷积神经网络实现装置,其特征在于,所述并行加速电路包括指令控制子电路、缓存子电路、多个权重窗口生成子电路、多个特征图窗口生成子电路、与所述权重窗口子电路、特征图窗口子电路一一对应的多个卷积子电路、累加子电路和输出子电路,所述指令控制子电路耦接所述缓存子电路、所述缓存子电路耦接所述权重窗口生成子电路和所述特征图窗口生成子电路、所述权重窗口生成子电路和所述特征图窗口生成子电路耦接对应的所述卷积子电路,所述卷积子电路耦接所述累加子电路,所述累加子电路耦接所述输出子电路,其中:

所述指令控制子电路设置为,接收所述处理单元的控制指令,基于所述控制指令控制所述缓存子电路;

所述缓存子电路设置为,接收所述控制指令,根据所述控制指令接收并缓存所述权重数据流,将所述权重数据流并行发送给所述所述多个权重窗口生成子电路,以及,根据所述控制指令接收所述特征图数据流并缓存为多路子特征图数据流,将所述多路子特征图数据流并行发送给所述多个特征图窗口生成子电路;

所述权重窗口生成子电路设置为,从所述缓存子电路获取所述权重数据流,对所述权重数据流进行窗口化处理得到窗口化的子权重数据流,将所述窗口化的子权重数据流输出到对应的卷积子电路;

所述特征图窗口生成子电路设置为,从所述缓存子电路获取一路子特征图数据流,对所述子特征图数据流进行填充处理和窗口化处理,得到窗口化的子特征图数据流,将所述窗口化的子特征图数据流输出到对应的卷积子电路;

所述卷积子电路设置为,对所述窗口化的子特征图数据流使用所述窗口化的子权重数据流进行卷积处理得到中间数据流;

所述累加子电路设置为,根据多路所述中间数据流生成所述输出数据流,输出至所述输出子电路;

所述输出子电路设置为,将所述输出数据流输出到所述处理单元。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202010352040.8/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top