[发明专利]一种多路信号峰值同步检测系统

权利要求书

1.一种多路信号峰值同步检测系统，其特征在于包括时间管理模块、数据帧管理模块、数据采集模块、N路信号峰值检测模块及输出接口模块，所述的时间管理模块接入计时时钟CClk，并根据所述的计时时钟CClk分别为每个所述的信号峰值检测模块提供时间戳Stamp，所述的数据帧管理模块接入输入信号时钟SClk，并根据所述的输入信号时钟SClk，分别为每路所述的信号峰值检测模块周期性的提供帧同步信号Frame，所述的数据帧管理模块为每路所述的信号峰值检测模块提供帧同步信号Frame的周期等于待检测N路信号的局部峰间间隔时间的1.5～2倍，所述的数据采集模块接入输入信号时钟SClk，并根据输入信号时钟SClk，分别对N路信号进行数据采集，并将采集的N路信号的数据分别转化成数字信号，得到N路数字信号一一对应输送给N路所述的信号峰值检测模块，每个所述的信号峰值检测模块分别接入输入信号时钟SClk，并从接收到所述的数据帧管理模块提供的第一个帧同步信号Frame开始，将收到相邻两个帧同步信号Frame的时间间隔作为一个搜寻周期，每个搜寻周期中，收到前一个帧同步信号Frame的时刻为搜寻周期的起点，收到后一个帧同步信号的时刻为搜寻周期的终点，在每个搜寻周期中，每个所述的信号峰值检测模块分别搜寻输入其内的一路数字信号的峰值，当搜寻到这一路数字信号的峰值时锁定所述的时间管理模块提供的时间戳，输出一路检测完成信号给所述的输出接口模块，并获取输入其内的这一路数字信号中以其峰值为中心数据的2L+1个数据及这一路数字信号的峰值对应的时间戳作为一个数据组输出给所述的输出接口模块，其中L取大于等于1的整数，所述的输出接口模块对收到的N个检测完成信号进行与操作，得到检测完成指示信号进行输出，并将N个数据组按照N路信号峰值检测模块对应的顺序进行排列后保存，以供外部读取；

所述的时间管理模块包括计时器、第一比较器和周期寄存器；所述的计时器具有时钟端、输入端和输出端，所述的第一比较器具有第一输入端、第二输入端和输出端，所述的周期寄存器具有输出端，所述的计时器的时钟端作为所述的时间管理模块的输入端，用于接入计时时钟CClk，所述的计时器的输入端和所述的第一比较器的输出端连接，所述的计时器的输出端和所述的第一比较器的第一输入端连接，所述的第一比较器的第二输入端和所述的周期寄存器的输出端连接，所述的计时器的输出端作为所述的时间管理模块的输出端，用于输出时间戳，所述的计时器对输入其内的计时时钟CClk进行计时，并产生对应的时间信号在其输出端进行输出，所述的周期寄存器内预先设定有参考时间信号，所述的第一比较器从所述的周期寄存器内获取参考时间信号，并将其与所述的计时器输出的时间信号进行比较，当两者不相等时，所述的第一比较器的输出端输出无效信号，此时所述的计时器保持当前工作状态不变，当两者相等时，所述的第一比较器的输出端输出有效信号，所述的计时器复位为0，此时所述的计时器的输出端输出对应的时间戳，每个所述的信号峰值检测模块能够从所述的时间管理模块的输出端处获取到该时间戳；

所述的数据帧管理模块包括计数器、帧长寄存器和第二比较器，所述的计数器具有时钟端、输入端和输出端，所述的帧长寄存器具有输出端，所述的第二比较器具有第一输入端、第二输入端和输出端，所述的计数器的时钟端作为所述的数据帧管理模块的输入端，用于接入输入信号时钟SClk，所述的计数器的输出端和所述的第二比较器的第二输入端连接，所述的第二比较器的第一输入端和所述的帧长寄存器的输出端连接，所述的计数器的输入端和所述的第二比较器的输出端连接，所述的第二比较器的输出端作为所述的数据帧管理模块的输出端，用于输出帧同步信号Frame，所述的计数器对输入信号时钟SClk进行计数，并在其输出端输出对应的计数信号，所述的帧长寄存器内预先存储有一帧数据参考长度，所述的第二比较器从所述的帧长寄存器内获取一帧数据参考长度，并将一帧数据参考长度和所述的计数器输出的计数信号进行比较，当两者不相等时，所述的第二比较器的输出端输出无效信号，此时所述的计数器保持当前工作状态不变，当两者相等时，所述的第二比较器的输出端输出有效信号，所述的计数器复位为0，此时所述的计数器的输出端输出对应的比较计数值，该比较计数值即为帧同步信号Frame，每个所述的信号峰值检测模块能够获取到帧同步信号Frame；

所述的数据采集模块包括N个模数转换器，N个所述的模数转换器分别接入输入信号时钟SClk，并根据输入信号时钟SClk与N路信号一一对应进行数据采集，每个所述的模数转换器将其采集的一路信号的数据分别转化成数字信号输送给对应的一路所述的信号峰值检测模块；

每路所述的信号峰值检测模块分别包括第三比较器、第四比较器、第五比较器、2L+1个缓冲器、2L+1个暂存器、2L+1个最值寄存器和两个时间戳寄存器；所述的第三比较器和所述的第四比较器分别具有第一输入端、第二输入端和输出端，所述的第五比较器具有第一输入端、第二输入端、第三输入端、第四输入端、第一输出端和第二输出端，两个所述的时间戳寄存器分别具有控制端、输入端、时钟端和输出端，每个所述的缓冲器分别具有输入端、输出端和时钟端，每个所述的暂存器分别具有控制端、输入端、时钟端和输出端，每个所述的最值寄存器分别具有控制端、输入端、时钟端和输出端；第1个所述的缓冲器的输入端作为所述的信号峰值检测模块的第一输入端，所述的信号峰值检测模块的第一输入端用于接入所述的数据采集模块输出的一路数字信号，2L+1个所述的缓冲器的时钟端、2L+1个所述的暂存器的时钟端、2L+1个所述的最值寄存器的时钟端和两个所述的时间戳寄存器的时钟端连接且其连接端作为所述的信号峰值检测模块的时钟端，用于接入输入信号时钟SClk，第k个所述的缓冲器的输出端分别与第k+1个所述的缓冲器的输入端和第k个所述的寄存器的输入端连接，k＝1,2，…，2L，第2L+1个所述的缓冲器的输出端和第2L+1个所述的暂存器的输入端连接，所述的第三比较器的第一输入端和第L+1个所述的缓冲器的输出端连接，所述的第三比较器的第二输入端和第L+1个所述的暂存器的输出端连接，所述的第三比较器的输出端分别与2L+1个所述的暂存器的控制端以及第1个所述的时间戳寄存器的控制端连接，第j个所述的暂存器的输出端与第j个所述的最值寄存器的输入端连接，j＝1,2，…，2L+1，所述的第四比较器的第一输入端和第L+1个所述的暂存器的输出端连接，所述的第四比较器的第二输入端和第L+1个所述的最值寄存器的输出端连接，所述的第四比较器的输出端和所述的第五比较器的第一输入端连接，所述的第五比较器的第二输入端作为所述的信号峰值检测模块的第二输入端，所述的信号峰值检测模块的第二输入端用于接入帧同步信号Frame，所述的第五比较器的第三输入端和第L+1个所述的暂存器的输出端连接，所述的第五比较器的第四输入端和第L+1个所述的最值寄存器的输出端连接，所述的第五比较器的第一输出端分别与2L+1个所述的最值寄存器的控制端以及第2个所述的时间戳寄存器的控制端连接，所述的第五比较器的第二输出端作为所述的信号峰值检测模块的检测完成信号输出端，所述的信号峰值检测模块的检测完成信号输出端用于输出检测完成信号，第1个所述的时间戳寄存器的输入端作为所述的信号峰值检测模块的第三输入端，所述的信号峰值检测模块的第三输入端用于接入时间戳Stamp，第1个所述的时间戳寄存器的输出端和第2个所述的时间戳寄存器的输入端连接，第j个所述的最值寄存器的输出端作为所述的信号峰值检测模块的第j位数据输出端，用于输出所述的信号峰值检测模块的第一输入端接入的数字信号中以峰值为中心数据的第j个数据；第2个所述的时间戳寄存器的输出端作为所述的信号峰值检测模块的时间戳输出端，所述的信号峰值检测模块的时间戳输出端用于输出所述的信号峰值检测模块的第一输入端接入的数字信号的峰值对应的时间戳；

所述的输出接口模块包括多输入与门和结果寄存器，所述的多输入与门具有N个输入端和一个输出端，所述的多输入与门的第n个输入端与第n个所述的信号峰值检测模块的第一输出端连接，n＝1,2，…，N，所述的多输入与门的输出端作为所述的输出接口模块的第一输出端，所述的输出接口模块的第一输出端用于输出检测完成指示信号，所述的结果寄存器具有N个输入端、一个输出端和一个读使能端，所述的结果寄存器的第n个输入端与第n个所述的信号峰值检测模块的第二输出端连接，所述的结果寄存器的输出端作为所述的输出接口模块的第二输出端，当所述的结果寄存器的读使能端接入有效的读使能信号时，终端处理设备能够在所述的输出接口模块的第二输出端读取其内存储的数据。