[发明专利]封装结构及其制造方法

说明书

本发明提供一种封装结构及其制造方法，该封装结构包括第一芯片、第二芯片、介电体、第三芯片、模封体、第一导电端子以及线路层。介电体覆盖第一芯片及第二芯片。第三芯片以其第三主动面面向第一芯片的第一主动面或第二芯片的第二主动面的方式配置于介电体上。模封体覆盖第三芯片。第一导电端子位于介电体上且相对于第三芯片。线路层包括第一线路部分以及第二线路部分。第一线路部分贯穿介电体。第一芯片、第二芯片或第三芯片经由第一线路部分电连接于第一导电端子。第二线路部分嵌入介电体。第一芯片或第二芯片经由第二线路部分电连接于第三芯片。

技术领域

本发明涉及一种封装结构及其制造方法，尤其涉及一种具有多个芯片的封装结构及其制造方法。

背景技术

近年来，电子设备对于人类的生活越来越重要。为了加速各种功能的集成，可以将多个主动芯片集成在一个封装结构。因此，如何提升多个芯片之间的信号传输的质量或效率，实已成目前亟欲解决的课题。

发明内容

本发明是针对一种封装结构及其制造方法，可以使多个芯片之间具有较佳的信号传输的质量或效率。

根据本发明的实施例，封装结构包括第一芯片、第二芯片、介电体、第三芯片、模封体、第一导电端子以及线路层。第一芯片具有第一主动面。第二芯片具有第二主动面。介电体覆盖第一芯片及第二芯片。第三芯片具有第三主动面，且第三芯片以第三主动面面向第一主动面或第二主动面的方式配置于介电体上。模封体覆盖第三芯片。第一导电端子位于介电体上且相对于第三芯片。线路层包括第一线路部分以及第二线路部分。第一线路部分贯穿介电体，且第一芯片、第二芯片或第三芯片经由第一线路部分电连接于第一导电端子。第二线路部分嵌入介电体，且第一芯片或第二芯片经由第二线路部分电连接于第三芯片。

根据本发明的实施例，封装结构的制造方法包括以下步骤。配置第一芯片及第二芯片于载板上。形成具有多个第一介电开口及多个第二介电开口的介电体于载板上，其中多个第一介电开口贯穿介电体，多个第二介电开口暴露出部分的第一芯片或部分的第二芯片。形成线路层于介电体上，且线路层填入多个第一介电开口及多个第二介电开口。配置第三芯片于载板上，且第三芯片经由线路层电连接于第一芯片及第二芯片。于载板上形成覆盖第三芯片的模封体，且部分的模封体更填入多个第一介电开口。移除载板，以至少暴露出部分的线路层。形成电连接于线路层的第一导电端子。

基于上述，本发明的封装结构至少经由嵌入介电体的第二线路部分，可以使多个芯片(如：第三芯片与第一芯片；或第三芯片与第二芯片)之间具有较佳的信号传输的质量或效率。并且，至少经由贯穿介电体的第一线路部分，可以使芯片(如：第一芯片、第二芯片或第三芯片的至少其中之一)与第一导电端子可以具有较佳的信号传输的质量或效率。

附图说明

图1A至图1I是依照本发明的第一实施例的一种封装结构的部分制造方法的部分剖视示意图；

图1J是依照本发明的第一实施例的一种封装结构的剖视示意图；

图1K是依照本发明的第一实施例的一种封装结构的部分剖视示意图；

图2是依照本发明的第二实施例的一种封装结构的剖视示意图；

图3是依照本发明的第三实施例的一种封装结构的剖视示意图。

附图标记说明：

100、200、300：封装结构；

110：第一芯片；

111：基材；

112：第一连接垫；

114：第一芯片保护层；

110a：第一主动面；

110b：第一侧面；

110c：第一背面；