[发明专利]一种全硬件双核锁步处理器容错系统

说明书

本发明属于微处理器领域，提供了一种全硬件双核锁步处理器容错系统，包括主处理器和从处理器，其特征在于，还包括硬件容错模块，所述硬件容错模块包括：故障检测模块、故障恢复模块和故障隔离模块；所述主处理器和从处理器具有相同的输入信号，所述主处理器对外输出信号，所述从处理器不对外输出信号。本发明的一种全硬件双核锁步处理器容错系统能够实现快速检测故障发生，加快故障恢复速度，故障隔离时不影响系统性能，在保证处理器容错优良可靠性与实时性的同时，降低容错带来的面积成本。

技术领域

本发明属于微处理器领域，尤其涉及一种全硬件双核锁步处理器容错系统。

背景技术

随着工业4.0时代的到来，工业微控制器在我国工业自动化发展中正扮演着越来越重要的角色。相比较一般的消费级应用，工业微控制器对可靠性、低成本及实时性上的要求更高。嵌入式处理器作为工业微控制器的核心，由于工艺节点的降低和低功耗技术的发展，其可靠性正面临着严峻的挑战。特征尺寸和电压阈值的降低导致半导体集成电路对电路串扰，大气辐射，封装材料衰变产生的高能粒子，极端温度，电磁干扰等因素也愈加敏感，因而受到干扰发生故障的可能性也越来越高。这些干扰所导致的故障大多是一些瞬态故障，是由外界条件干扰导致半导体中随机、临时状态的改变或瞬变，能够通过复位，恢复受影响器件的功能。然而在处理器运行过程中，任何一比特的错误都可能导致错误结果的输出或者整个系统的失效，这对工业应用来说，可能造成巨大的财产损失甚至人员伤亡。

目前业界对于商用处理器常用的两种容错方法是三模冗余和基于检查点的双核锁步容错。前者通过在硬件上采用三个处理器实时对比，然后经多数表决后输出，具有较高的可靠性和实时性，但所需的面积开销太大。后者在硬件上采用两个处理器实时对比，检测故障，但故障的恢复通过软件完成，需要间歇性保存处理器正确的状态节点，并在故障发生时，将处理器还原到上一个节点。这种方式在进行故障恢复时，由于只能恢复对软件可见的处理器状态，因此可靠性较差，并且在遇到挂起类型错误时，可能会由于软件程序无法响应而恢复失败。此外，它通常不考虑到处理器内嵌缓存（Cache）的容错，所以虽然基于检查点的双核锁步容错采用软硬结合的方式节省了面积，但在可靠性、性能、实时性都存在不足。

发明内容

为了解决现有技术中存在的上述技术问题，本发明提供一种全硬件双核锁步处理器容错系统，其具体技术方案如下。

一种全硬件双核锁步处理器容错系统，包括主处理器和从处理器和硬件容错模块，所述硬件容错模块包括：故障检测模块、故障恢复模块和故障隔离模块；所述主处理器和从处理器具有相同的输入信号，所述主处理器对外输出信号，所述从处理器不对外输出信号。

进一步的，所述故障检测模块通过硬连线将主处理器和从处理器的内部相关信号拉出并作对比检测，所述相关信号包括主处理器和从处理器中的内部控制状态寄存器的信号、总线接口的信号以及Cache接口的信号；其中所述内部控制状态寄存器包括：通用寄存器，程序计数器、状态寄存器、以及处理器内部紧耦合IP的相关控制状态寄存器。

进一步的，所述故障恢复模块进行故障恢复包括以下两个步骤：

a.在没有发生故障时，将正确节点上的主处理器和从处理器状态信息保存至回滚缓冲区；所述正确节点为在发生故障之前，主处理器和从处理器正常运行，没有因瞬时错误发生而导致主处理器和从处理器出现状态不一致时的某个执行点；所述状态信息为主处理器和从处理器内部的控制状态寄存器值；

b.在发生故障后，主处理器和从处理器进行硬件复位，复位完成后，主处理器和从处理器重新从0地址取指，同时更改指令总线上0地址的内容，并将回滚缓冲区中保存在正确节点上的状态信息置入主处理器和从处理器，使主处理器和从处理器从上一次保存的正确节点重新执行指令。