[发明专利]片上单元可配置的多协议兼容量子密钥分发解码集成芯片

权利要求书

1.一种片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，包括：

第一可调光分路器(2)，其上配置不同量子密钥分发协议，且包括第一输出端口和第二输出端口；

第二可调光分路器(3)，包括第三输出端口和第四输出端口，且其输入端口与所述第一输出端口相连；

第三可调光分路器(4)，包括第五输出端口和第六输出端口，且其输入端口与所述第二输出端口相连，所述第三可调光分路器(4)与所述第二可调光分路器(3)的结构参数相同；

第一光延迟线(5)，其输入端口与所述第三输出端口相连；

第一相位调制器(7)，其输入端口与所述第四输出端口相连；

第二光延迟线(6)，其输入端口与所述第五输出端口相连，所述第二光延迟线(6)与所述第一光延迟线(5)的结构参数相同；

第二相位调制器(8)，其输入端口与所述第六输出端口相连，所述第二相位调制器(8)与所述第一相位调制器(7)的结构参数相同；

第四可调光分路器(9)，包括两输入端口，分别与所述第一光延迟线(5)和所述第一相位调制器(7)的输出端口相连；

第五可调光分路器(10)，包括两输入端口，分别与所述第二光延迟线(6)和所述第二相位调制器(8)的输出端口相连，所述第五可调光分路器(10)与所述第四可调光分路器(9)的结构参数相同。

2.根据权利要求1所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，所述第一可调光分路器(2)、第二可调光分路器(3)、第三可调光分路器(4)、第一光延迟线(5)、第一相位调制器(7)、第二光延迟线(6)、第二相位调制器(8)、第四可调光分路器(9)及第五可调光分路器(10)均为光波导结构，并集成在同一衬底(1)上。

3.根据权利要求1所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，所述不同量子密钥分发协议包括BB84相位协议、BB84时间戳-相位协议、差分相移协议和/或相干态单光路协议。

4.根据权利要求1所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，所述第一可调光分路器(2)、第二可调光分路器(3)、第三可调光分路器(4)、第四可调光分路器(9)和第五可调光分路器(10)为马赫-曾德尔干涉仪结构或定向耦合器结构，其中，所述马赫-曾德尔干涉仪结构的上臂光波导或下臂光波导上方分别设置加热电极、或其上臂光波导和下臂光波导上方同时设置加热电极，所述定向耦合器结构的两个耦合光波导上方同时设置加热电极。

5.根据权利要求1所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，所述第一光延迟线(5)为弯曲波导结构。

6.根据权利要求1所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，所述第一相位调制器(7)为上方设置加热电极的直波导结构。

7.根据权利要求1所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，所述第一光延迟线(5)的长度大于所述第一相位调制器(7)的长度，且其长度差为ΔL＝cΔt/n，其中，c为真空中的光速，n为光波导折射率，Δt为延迟时间。

8.根据权利要求1所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，衬底(1)为硅、石英或III-V族半导体化合物材料。

9.根据权利要求2所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，所述光波导结构的材料为二氧化硅、绝缘体上硅、氮化硅或III-V族半导体化合物材料。

10.根据权利要求4或6所述的片上单元可配置的多协议兼容量子密钥分发解码集成芯片，其特征在于，所述加热电极的材料为钛、钨或钛-钨合金。