[发明专利]一种量子线路的分解方法、装置、存储介质及电子装置

权利要求书

1.一种量子线路的分解方法，其特征在于，包括：

获取量子线路对应的酉矩阵U；其中，所述酉矩阵的阶数N＝2ⁿ,所述n为所述量子线路包含的量子比特总数；

将所述酉矩阵U分解成r个携带受控信息的单量子逻辑门对应的酉矩阵；其中，满足U_r…U_i…U₁U＝I_N，所述U_i为第i个携带受控信息的单量子逻辑门对应的酉矩阵，1≤i≤r，所述所述I_N为N阶单位矩阵；

输出包含所述r个携带受控信息的单量子逻辑门的量子线路。

2.根据权利要求1所述的方法，其特征在于，所述将所述酉矩阵U分解成r个携带受控信息的单量子逻辑门对应的酉矩阵，包括：

确定所述酉矩阵U中对角元素下方的、待置0的非对角元素的排序；

针对所述排序中的第i个非对角元素，构造特定量子逻辑门的N阶酉矩阵U_i，以使矩阵U_i…U₁U中与该非对角元素同位置的元素置为0，且不改变已置0的非对角元素；

其中，所述特定量子逻辑门包括操作一比特的单量子逻辑门，所述单量子逻辑门携带受其余比特控制的受控信息，1≤i≤r；当所述i＝1时，所述单量子逻辑门的酉矩阵由所述量子线路对应的酉矩阵U的元素确定；当1i≤r时,所述单量子逻辑门的酉矩阵由矩阵U_i-1…U₁U的元素确定；并且，当所述第i个非对角元素的排序为所在列最后一个时，同时使矩阵U_i…U₁U的相同列中的对角元素置为1。

3.根据权利要求2所述的方法，其特征在于，所述确定所述酉矩阵U中对角元素下方的、待置0的非对角元素的排序，包括：

当n＝1时，所述酉矩阵U中对角元素下方的、待置0的非对角元素排序为(2,1)；其中，所述(2,1)表示坐标为第2行第1列的非对角元素；

当n1时，根据(n-1)比特量子线路对应的酉矩阵的第一列排序，确定n比特量子线路对应的所述酉矩阵U中对角元素下方的、待置0的非对角元素的第一列排序；其中，第一列中坐标(N/2+1,1)的非对角元素的排序位于第一列最后一个；

基于所述n比特量子线路对应的第一列排序，分别确定所述n比特量子线路对应的第2列至第N/2列中对角元素下方的、待置0的非对角元素的排序；

根据(n-1)比特量子线路对应的酉矩阵中对角元素下方的、待置0的非对角元素的排序，对应确定所述n比特量子线路对应的第(N/2+1)列至第N列中对角元素下方的、待置0的非对角元素的排序。

4.根据权利要求1所述的方法，其特征在于，所述携带受控信息的单量子逻辑门的表示形式包括：

{C_n…C_m…C₁}，其中，所述C_m表示0、1、*或单量子逻辑门V，所述m表示量子比特位，m∈[1,n]，并且，有且只有一个C_m表示单量子逻辑门V，所述单量子逻辑门V的酉矩阵由所述酉矩阵U确定；

当C_m为0时，表示所述量子线路运行到单量子逻辑门V之前，当该位的量子比特的量子态为0态时，执行单量子逻辑门V；

当C_m为1时，表示所述量子线路运行到单量子逻辑门V之前，当该位的量子比特的量子态为1态时，执行单量子逻辑门V；

当C_m为*时，表示所述量子线路运行到单量子逻辑门V之前，当该位的量子比特的量子态为任意态时，均执行单量子逻辑门V。